RU196572U1 - Функциональный прототип на программируемой логической интегральной схеме цифровой сверхбольшой интегральной схемы для радиосистем - Google Patents
Функциональный прототип на программируемой логической интегральной схеме цифровой сверхбольшой интегральной схемы для радиосистем Download PDFInfo
- Publication number
- RU196572U1 RU196572U1 RU2018147019U RU2018147019U RU196572U1 RU 196572 U1 RU196572 U1 RU 196572U1 RU 2018147019 U RU2018147019 U RU 2018147019U RU 2018147019 U RU2018147019 U RU 2018147019U RU 196572 U1 RU196572 U1 RU 196572U1
- Authority
- RU
- Russia
- Prior art keywords
- encoder
- data
- data processing
- decoder
- processing unit
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Abstract
Полезная модель относится к технике радиосвязи и может быть использована в передающих и приемных устройствах систем передачи цифровых данных. Технический результат - повышение качества связи за счет изменения метода помехоустойчивого кодирования и за счет согласования параметров перемежителя с методом помехоустойчивого кодирования, позволяющим исправлять ошибки в условиях пропуска пакетов данных, вызванных замираниями в канале. Устройство кодирования и декодирования является программно-аппаратной системой. Аппаратно реализованы алгоритмы помехоустойчивого кодирования и декодирования для сверточного кода, кода Рида-Соломона и кода Голея, алгоритмы перемежения и обратного перемежения, алгоритмы формирования и разбора пакетов данных. Программная часть системы управляет процессом обработки данных. Алгоритмы обработки конфигурируются в памяти системы.
Description
Заявляемая полезная модель «Устройство кодирования и декодирования» относится к технике радиосвязи и может быть использована в передающих и приемных устройствах систем передачи цифровых данных, в частности, для передачи речи.
Уровень техники
В системах передачи данных для борьбы с ошибками, возникающими в каналах связи, используют различные виды помехоустойчивых кодов. Выбор метода кодирования определяется характеристиками канала и требованиями к качеству связи, оцениваемому, в общем случае, вероятностью битовой ошибки. В каналах с независимыми ошибками используют блоковые и сверточные коды, в каналах с групповыми ошибками используют сочетание помехоустойчивого кода и перемежение бит, при этом эффективность схемы кодирования зависит от характеристик канала.
Аналогов и прототипов устройств кодирования и декодирования, удовлетворяющих всем требованиям и функционалам заявляемой полезной модели, не существует.
Задача, на решение которой направлено заявленное техническое решение, заключается в обеспечении требуемого уровня помехоустойчивости при расширении условий использования технических средств в данной области, а именно, повышении качества связи.
Данная задача достигается за счет того, что устройство кодирования и декодирования состоит из блока обработки данных, процессорной системы, блока ввода- вывода, соединенных шиной, причем блок обработки данных содержит кодер источника данных, помехоустойчивый кодер, перемежитель, формирователь пакетов данных, разборщик пакетов данных, обратный перемежитель, помехоустойчивый декодер (далее - модули блока обработки данных), при этом обмен данными между любой парой модулей блока обработки данных или любым модулем из блока обработки данных и блоком ввода-вывода выполняется через блоки памяти процессорной системы, передача данных от каждого модуля блока обработки данных выполняется по шине, осуществляющей соединение блока обработки данных, процессорной системы, блока ввода-вывода, а процессорная система содержит процессорное ядро, блоки памяти, периферийные блоки, причем процессорная система имеет программное обеспечение для конфигурации помехоустойчивого кодера и помехоустойчивого декодера, а последовательность обработки данных модулей блока обработки данных определяется программным обеспечением процессорного ядра. Помехоустойчивый кодер включает сверточный кодер, кодер Рида-Соломона, кодер Голея, а помехоустойчивый декодер включает соответственно декодер Витерби, декодер кода Рида-Соломона и декодер кода Голея, входные и выходные данные сверточного кодера, кодера Рида-Соломона, кодера Голея, декодера Витерби, декодера кода Рида-Соломона и декодера кода Голея хранятся в блоках памяти процессорной системы, передача данных выполняется по шине, осуществляющей соединение блока обработки данных, процессорной системы, блока ввода-вывода. Конфигурирование помехоустойчивого кодера и помехоустойчивого
декодера выполняется программным обеспечением для конфигурации помехоустойчивого кодера и помехоустойчивого декодера.
Техническим результатом, обеспечиваемым приведенной совокупностью признаков, является улучшенное качество связи за счет изменения метода помехоустойчивого кодирования путем конфигурирования помехоустойчивого кодера и помехоустойчивого декодера программным обеспечением для конфигурации помехоустойчивого кодера и помехоустойчивого декодера, а также за счет согласования параметров перемежителя с помехоустойчивым кодером, позволяющим исправлять ошибки в условиях пропуска пакетов данных, вызванных замираниями в канале.
Устройство кодирования и декодирования поясняется фигурой, на которой изображена структурная схема.
Устройство кодирования и декодирования данных, характеризующееся тем, что оно включает блок обработки данных 1, процессорную систему 2, блок ввода-вывода 3, соединенные шиной 4, причем блок обработки данных содержит кодер источника данных 11, помехоустойчивый кодер 12, перемежитель 13, формирователь пакетов данных 14, разборщик пакетов данных 15, обратный перемежитель 16, помехоустойчивый декодер 17, а процессорная система - процессорное ядро 21, блоки памяти 22, периферийные блоки 23, а процессорная система 2 имеет программное обеспечение для конфигурации помехоустойчивого кодера и помехоустойчивого декодера, причем, входные и выходные данные каждого модуля обработки данных 11-17 хранятся в памяти 22 процессорной системы, обмен данными между модулями блока обработки данных 1 и процессорной системой 2 выполняется по шине 4, а последовательность обработки данных модулями обработки данных 11-17 определяется программным обеспечением для конфигурации помехоустойчивого кодера и помехоустойчивого декодера процессорного ядра 21.
Помехоустойчивый кодер 12 содержит сверточный кодер 121, кодер Рида-Соломона 122, кодер Голея 123.
Помехоустойчивый декодер 17 содержит декодер Витерби 171, декодер кода Рида-Соломона 172 и декодер кода Голея 173.
Вход 1 используется для установки программного обеспечения для конфигурации помехоустойчивого кодера и помехоустойчивого декодера процессорной системы, Вход 2 используется для настройки параметров алгоритмов программного обеспечения для конфигурации помехоустойчивого кодера и помехоустойчивого декодера процессорной системы и модулей блока обработки данных, Вход 3 является информационным входом устройства кодирования и декодирования, Выход является информационным выходом.
Конфигурирование (выбор одного сверточного кодера, или кодера Рида-Соломона, или кодера Голея, или декодера Витерби, или декодера кода Рида-Соломона, или декодера кода Голея) помехоустойчивого кодера 12 и помехоустойчивого декодера 17 выполняется программным обеспечением для конфигурации помехоустойчивого кодера и помехоустойчивого декодера процессорной системы 2.
Устройство работает следующим образом.
Устройство кодирования и декодирования - программно-аппаратная система. Взаимодействие программной и аппаратной частей системы осуществляется через память процессорной системы. Функционирование устройства кодирования и декодирования осуществляется под управлением программного обеспечения ядра процессорной системы, которое анализирует значения определенной области памяти и инициирует программную или аппаратную обработку следующего шага обработки информации. Различаются алгоритмы обработки, реализованные аппаратно и реализованные программно.
Программная часть реализована на процессорном ядре.
Перед началом работы устройства кодирования и декодирования необходимо выполнить установку программного обеспечения для конфигурации помехоустойчивого кодера и помехоустойчивого декодера процессорной системы через Вход 1, изменяя программное обеспечение можно изменять алгоритм обработки сигнала - добавлять новые методы помехоустойчивого кодирования или кодирования источника данных, при этом алгоритмы, реализованные аппаратно, изменять или добавлять нельзя.
Затем выполняется конфигурирование режимов работы устройства и параметров алгоритмов, реализованных программно и аппаратно. Конфигурирование устройства выполняется путем записи данных со входа Вход 2 в память процессорной системы, при этом определяется режим работы устройства - передатчик или приемник информации, используемый метод помехоустойчивого кодирования - сверточный код, код Рида-Соломона или код Голея, включение/выключение перемежителя, параметры структуры пакета данных. Режим работы устройства устанавливается однократно перед первым включением устройства, все остальные параметры могут быть изменены в ходе работы.
При работе в качестве передатчика информации устройство кодирования и декодирования принимает данные со входа Вход 3. Возможная последовательность обработки данных:
а) Кодирование данных в кодере источника 11, при этом выполняется сжатие информации, например, кодирование речи по алгоритму адаптивной дифференциальной импульсно-кодовой модуляции. Для формирования 100 пакетов информации используется 64000 бит с выхода кодера источника.
б) Помехоустойчивое кодирование в помехоустойчивом кодеке 12. При использовании в качестве помехоустойчивого кода сверточного кода в кодере 12 обработка данных выполняется сверточным кодеком 121, при этом данные на вход кодека поступают непрерывным потоком, выходные данные - непрерывный поток, который последовательно заполняет буфер перемежения в памяти 21, для скорости сверточного кода размер выходных данных кодера 121-128000 бит.
в) Перемежение бит в блоке перемежитель. Для сверточного кода используется алгоритм блочного перемежения, буфер перемежения рассматривается в виде двумерной матрицы, размером 1280×100. Перемежитель считывает один столбец матрицы размером 1280 бит, эти данные используются для формирования одного пакета данных.
г) Формирование пакета данных. Пакет содержит 46 бит заголовка и 1280 информационных бит. Заголовок - два блока кода Голея, содержащие 7 бит номера, 7 бит служебной информации, например, адрес передатчика, 10 бит контрольной суммы, рассчитываемой для 14 бит номера и служебной информации.
д) Пакеты данных подаются на Выход устройства последовательно с пакета с номером 1 по пакет с номером 100.
При работе в качестве приемника информации устройство кодирования и декодирования принимает данные с входа Вход 3. Последовательность обработки данных обратна последовательности обработки на передающей стороне. Для варианта обработки данных, рассмотренных на передающей стороне, используется следующая последовательность:
а) Разбор пакета в блоке 15. Выполняется декодирование двух блоков кода Голея - декодированные 26 бит содержат номер пакета, служебную информацию и контрольную сумму, для бит декодированного номера и служебной информации рассчитывается контрольная сумма, если она совпадает с декодированной контрольной суммой, номер принят правильно, данные пакета записываются в память 32, если на принимающей стороне при определении номера пакета диагностируется ошибка, данные пакета игнорируются.
б) Обратное перемежение в блоке 16. В соответствии с принятым номером пакета данные записываются в буфер перемежения по столбцам.
в) Декодирование данных в блоке 17. Данные на вход декодера считываются из буфера перемежения по строкам. Количество декодированных бит - 64000. В зависимости от конфигурации устройства используется только один декодер - или 171, или 172, или 173. Для декодеров 172 и 173 данные их памяти извлекаются блоками длиной 224 и 24 бита соответственно с учетом добавленных нулевых бит.
г) Декодирование данных в блоке 11, метод кодирования тот же, что и на передающей стороне.
д) Данные передаются на Выход устройства кодирования и декодирования.
Выбор методов кодирования для использования в системе основан на анализе характеристик помехоустойчивых кодов с учетом их возможной реализации в свербольшой интегральной схеме (далее - СБИС). Основной критерий для выбора блоков для аппаратной реализации - площадь блока при реализации в СБИС.
Выбор алгоритмов обработки данных подтвержден результатами моделирования системы передачи данных в различных условиях использования. Например, в каналах с прямой видимостью или в условиях городской застройки лучшие характеристики имеет вариант с использованием сверточного кода, в условиях здания - вариант с кодом Рида-Соломона, при низких отношениях сигнал/шум и небольших скоростях передачи - код Голея.
Таким образом, в различных условиях применения устройства кодирования и декодирования программным обеспечением для конфигурации помехоустойчивого кодера и помехоустойчивого декодера можно обеспечить повышение качества связи.
Claims (2)
1. Устройство кодирования и декодирования на программируемой логической интегральной схеме цифровой сверхбольшой интегральной схемы для радиосистем характеризуется тем, что оно включает блок обработки данных, процессорную систему, блок ввода-вывода, соединенные шиной, причем блок обработки данных содержит кодер источника данных, помехоустойчивый кодер, перемежитель, формирователь пакетов данных, разборщик пакетов данных, обратный перемежитель, помехоустойчивый декодер (далее - модули блока обработки данных), при этом обмен данными между любой парой модулей блока обработки данных или любым модулем из блока обработки данных и блоком ввода-вывода выполняется через блоки памяти процессорной системы, передача данных от каждого модуля блока обработки данных выполняется по шине, осуществляющей соединение блока обработки данных, процессорной системы, блока ввода-вывода, а процессорная система содержит процессорное ядро, блоки памяти, периферийные блоки, причем процессорная система имеет программное обеспечение для конфигурации помехоустойчивого кодера и помехоустойчивого декодера, а последовательность обработки данных модулей блока обработки данных определяется программным обеспечением процессорного ядра.
2. Устройство кодирования и декодирования по п. 1, отличающееся тем, что помехоустойчивый кодер включает сверточный кодер, кодер Рида-Соломона, кодер Голея, а помехоустойчивый декодер включает соответственно декодер Витерби, декодер кода Рида-Соломона и декодер кода Голея, входные и выходные данные сверточного кодера, кодера Рида-Соломона, кодера Голея, декодера Витерби, декодера кода Рида-Соломона и декодера кода Голея хранятся в блоках памяти процессорной системы, передача данных выполняется по шине, осуществляющей соединение блока обработки данных, процессорной системы, блока ввода-вывода.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2018147019U RU196572U1 (ru) | 2018-12-26 | 2018-12-26 | Функциональный прототип на программируемой логической интегральной схеме цифровой сверхбольшой интегральной схемы для радиосистем |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2018147019U RU196572U1 (ru) | 2018-12-26 | 2018-12-26 | Функциональный прототип на программируемой логической интегральной схеме цифровой сверхбольшой интегральной схемы для радиосистем |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU196572U1 true RU196572U1 (ru) | 2020-03-05 |
Family
ID=69768723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2018147019U RU196572U1 (ru) | 2018-12-26 | 2018-12-26 | Функциональный прототип на программируемой логической интегральной схеме цифровой сверхбольшой интегральной схемы для радиосистем |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU196572U1 (ru) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2310273C2 (ru) * | 2005-10-24 | 2007-11-10 | Открытое акционерное общество "Российский институт мощного радиостроения" | Способ кодирования-декодирования информации в системах передачи данных |
| RU2611975C2 (ru) * | 2011-06-11 | 2017-03-01 | Самсунг Электроникс Ко., Лтд. | Устройство и способ передачи и приема пакетов в системе вещания и связи |
-
2018
- 2018-12-26 RU RU2018147019U patent/RU196572U1/ru active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2310273C2 (ru) * | 2005-10-24 | 2007-11-10 | Открытое акционерное общество "Российский институт мощного радиостроения" | Способ кодирования-декодирования информации в системах передачи данных |
| RU2611975C2 (ru) * | 2011-06-11 | 2017-03-01 | Самсунг Электроникс Ко., Лтд. | Устройство и способ передачи и приема пакетов в системе вещания и связи |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2210185C2 (ru) | Устройство и способ турбокодирования/декодирования для обработки данных кадра в соответствии с качеством обслуживания | |
| KR100429506B1 (ko) | 통신시스템의 채널부호/복호장치 및 방법 | |
| CN101425871B (zh) | 多元纠错码发射接收装置及数据传输系统以及相关方法 | |
| JP4992900B2 (ja) | 受信装置及びその復号方法 | |
| CA2341420C (en) | Data transmission method, data transmission system, sending device and receiving device | |
| JP3825750B2 (ja) | 畳み込みエンコード化ビットを変調前にシンボルに割り当てる方法およびシステム | |
| CN102907030A (zh) | 语音信号处理方法、装置和接入网系统 | |
| US20080140392A1 (en) | Codec mode decoding method and apparatus for adaptive multi-rate system | |
| CN105553520A (zh) | 短波接入网基于硬值判决的分集接收方法及系统 | |
| CN1369980B (zh) | 一种用于在通信系统中编码/解码的方法及一种解码装置 | |
| US8510623B2 (en) | Encoder, transmission device, and encoding process | |
| CN109194336B (zh) | 级联Spinal码的编码和译码方法、系统及装置 | |
| RU196572U1 (ru) | Функциональный прототип на программируемой логической интегральной схеме цифровой сверхбольшой интегральной схемы для радиосистем | |
| CN108462561A (zh) | 超高速通信系统中串并结合的信道编译码方法及装置 | |
| CN112073071B (zh) | 卷积码的编码、译码及信号传输方法 | |
| KR20050054405A (ko) | 이동통신시스템에서 상이한 전송시간간격들을 가지는채널들을 다중화하는 전송률 정합 방법 및 장치 | |
| CN111181576A (zh) | 一种存在反馈校验机制的turbo码编码装置 | |
| WO2006073731A2 (en) | Decision voting in a parallel decoder | |
| CN115118388B (zh) | 一种多通道的复用fec编解码方法及装置 | |
| CN112367143B (zh) | 一种基于喷泉码的抗干扰编码传输方法 | |
| CN103081391B (zh) | 用于停止迭代Turbo解码器中的迭代的方法和迭代Turbo解码器 | |
| US7797618B2 (en) | Parallel decoder for ultrawide bandwidth receiver | |
| CN100431287C (zh) | 可变速率通信系统中的速率检测方法 | |
| KR20070113679A (ko) | 통신 시스템에서 데이터 송수신 장치 및 방법 | |
| JPH11150522A (ja) | 復号方法及び装置 |