RU187249U1 - Мультисервисный маршрутизатор - Google Patents
Мультисервисный маршрутизатор Download PDFInfo
- Publication number
- RU187249U1 RU187249U1 RU2018140949U RU2018140949U RU187249U1 RU 187249 U1 RU187249 U1 RU 187249U1 RU 2018140949 U RU2018140949 U RU 2018140949U RU 2018140949 U RU2018140949 U RU 2018140949U RU 187249 U1 RU187249 U1 RU 187249U1
- Authority
- RU
- Russia
- Prior art keywords
- input
- output
- processor
- processor module
- unit
- Prior art date
Links
- 238000012545 processing Methods 0.000 claims abstract description 13
- 230000000903 blocking effect Effects 0.000 claims abstract description 10
- 239000011159 matrix material Substances 0.000 claims abstract description 10
- 238000001816 cooling Methods 0.000 claims abstract description 5
- 230000005540 biological transmission Effects 0.000 abstract description 2
- 230000006870 function Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 6
- 230000006854 communication Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 5
- 238000012544 monitoring process Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000007175 bidirectional communication Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Полезная модель относится к системам передачи данных, в частности, к модульной, масштабируемой структуре для построения маршрутизаторов сетей быстрого Ethernet, обращающихся к общей шине распределения данных.
1. Мультисервисный маршрутизатор, содержащий коммутационный блок и маршрутный процессор, соединенные между собой первыми входами/выходами, отличающийся тем, что в него дополнительно введены троичная ассоциативная память, выход которой соединен с третьим входом маршрутного процессора; первый процессорный модуль, первый вход/выход которого соединен с третьим входом/выходом коммутационного блока; второй процессорный модуль, первый вход/выход которого соединен со вторым входом/выходом коммутационного блока; модуль высокоскоростной обработки пакетных данных с неблокируемой высокоскоростной матрицей коммутации на базе ПЛИС (FPGA), первый выход которого соединен со вторым входом первого процессорного модуля, второй выход - со вторым входом второго процессорного модуля, а третий выход - со вторым входом маршрутного процессора; первый СОМ порт, вход/выход которого соединен с третьим входом/выходом первого процессорного модуля; второй СОМ порт, вход/выход которого соединен с третьим входом/выходом второго процессорного модуля; первый Ethernet порт, вход/выход которого соединен с четвертым входом/выходом первого процессорного модуля; второй Ethernet порт, вход/выход которого соединен с четвертым входом/выходом второго процессорного модуля; N SFP модулей, входы/выходы которых соединены, соответственно, с N входами/выходами маршрутного процессора; блок WiFi, блок индикации, блок ввода информации, объединенные шиной адреса и данных с четвертым входом/выходом модуля высокоскоростной обработки пакетных данных с неблокируемой высокоскоростной матрицей коммутации на базе ПЛИС (FPGA), датчик температуры окружающей среды и датчик температуры системы охлаждения, выходы которых соединены с блоком ввода информации.
2. Устройство по п. 1, отличающееся тем, что все его элементы выполнены с использованием цифровых технологий.
Description
Полезная модель относится к системам передачи данных, в частности, к модульной, масштабируемой структуре для построения маршрутизаторов сетей быстрого Ethernet, обращающихся к общей шине распределения данных.
Наиболее близким техническим решением является устройство, описанное в http://www.conlex.kz/arxitektura-marshrutizatora/ - прототип.
Данный маршрутизатор содержит коммутационный блок, маршрутный процессор, соединенные между собой входами/выходами, и входные и выходные порты.
Входной порт выполняет функции физического уровня, завершая входную физическую линию маршрутизатора. Он также осуществляет функции канального уровня, необходимые для взаимодействия с функциями канального уровня на другой стороне линии связи. Еще он выполняет функции поиска и продвижения данных, так что пакет, переправленный в коммутационный блок маршрутизатора, на выходе из него появляется из того порта, из которого следует. Управляющие пакеты (например, пакеты, содержащие информацию протокола RIP, OSPF или BGP) продвигаются из входного порта в маршрутный процессор. На практике несколько портов часто объединяют на одной канальной карте маршрутизатора.
Коммутационный блок соединяет входные порты маршрутизатора с его выходными портами.
Выходной порт хранит пакеты, переправленные ему через коммутационный блок, а затем передает пакеты по выходной линии. Выходной порт осуществляет функции физического и канального уровней, обратные функциям входного порта. В случае двунаправленной линии связи (то есть когда линия передает данные в оба направления) выходной порт линии связи, как правило, составляет пару с входным портом этой линии, располагаясь на той же самой карте канала.
Маршрутный процессор выполняет функции протоколов маршрутизации, обрабатывает информацию о маршрутах, а также выполняет функции управления сетью в маршрутизаторе.
Цель полезной модели - расширение функциональных возможностей маршрутизатора.
Поставленная цель достигается тем, что в устройство, содержащее коммутационный блок и маршрутный процессор, соединенные между собой первыми входами/выходами, отличающееся тем, что в него дополнительно введены троичная ассоциативная память, выход которой соединен с третьим входом маршрутного процессора; первый процессорный модуль, первый вход/выход которого соединен с третьим входом/выходом коммутационного блока; второй процессорный модуль, первый вход/выход которого соединен со вторым входом/выходом коммутационного блока; модуль высокоскоростной обработки пакетных данных с неблокируемой высокоскоростной матрицей коммутации на базе ПЛИС (FPGA), первый выход которого соединен со вторым входом первого процессорного модуля, второй выход - со вторым входом второго процессорного модуля, а третий выход - со вторым входом маршрутного процессора; первый СОМ порт, вход/выход которого соединен с третьим входом/выходом первого процессорного модуля; второй СОМ порт, вход/выход которого соединен с третьим входом/выходом второго процессорного модуля; первый Ethernet порт, вход/выход которого соединен с четвертым входом/выходом первого процессорного модуля; второй Ethernet порт, вход/выход которого соединен с четвертым входом/выходом второго процессорного модуля; N SFP модулей, входы/выходы которых соединены, соответственно, с N входами/выходами маршрутного процессора; блок WiFi, блок индикации, блок ввода информации, объединенные шиной адреса и данных с четвертым входом/выходом модуля высокоскоростной обработки пакетных данных с неблокируемой высокоскоростной матрицей коммутации на базе ПЛИС (FPGA), датчик температуры окружающей среды и датчик температуры системы охлаждения, выходы которых соединены с блоком ввода информации.
Сравнение с прототипом показывает, что заявляемое устройство отличается наличием новых блоков и их связями между ними. Таким образом, заявляемое устройство соответствует критерию «новизна».
Сравнение заявляемого решения с другими техническими решениями показывает, что перечисленные элементы, используемые в блоках, являются известными, однако, их введение в указанной связи с остальными элементами приводит к расширению функциональных возможностей устройства. Это подтверждает соответствие технического решения критерию «существенные отличия».
На фиг. 1 показана общая блок-схема предлагаемого устройства, в состав которого входят маршрутный процессор 1, коммутационный блок 2, модуль высокоскоростной обработки пакетных данных с неблокируемой высокоскоростной матрицей коммутации на базе ПЛИС (FPGA) 3, процессорный модуль 1 (2) 4, троичная ассоциативная память 5, СОМ порт 1 (2) 8, Ethernet порт 1 (2) 7, N SFP модулей 13, датчик температуры окружающей среды 10, датчик температуры системы охлаждения 11, блок ввода информации 9, блок WiFi 6, блок индикации 12.
Устройство работает следующим образом.
Маршрутизация в IP сетях - процесс пересылки пакетов данных основанный на изучении служебной информации, находящейся в заголовке пакета, модификации части служебной информации и пересылки пакета в нужный порт. С точки зрения маршрутизатора пакеты данных можно разделить на два типа: служебные (протоколы маршрутизации, управления, мониторинга, диагностики), предназначенные для обработки непосредственно процессорным модулем 4 и транзитные - пакеты, которые подвергаются процессу маршрутизации.
Основную функцию по маршрутизации пакетов данных в устройстве выполняет маршрутный процессор. Маршрутный процессор - специализированный процессор, спроектированный и оптимизированный для операций обработки пакетов данных. На данном процессоре в бесконечном цикле выполняется специальная программа, осуществляющая анализ содержимого пакета (заголовка пакета, а в определенных случаях и тела пакета), модификацию заголовка пакета и пересылку. При пересылке пакета через определенный порт маршрутный процессор руководствуется таблицей маршрутизации. Данная таблица формируется с помощью ручной настройки маршрутов, либо с помощью динамических протоколов маршрутизации.
За формирование таблицы маршрутизации отвечает процессорный модуль 4. На данном модуле запущены процессы динамической маршрутизации. Также модуль осуществляет конфигурацию функций маршрутного процессора, сбор статистики, обеспечивает связь с системами управления и обрабатывает служебные пакеты.
Для конфигурации маршрутного процессора используется шина PCI. Для пересылки служебных пакетов используется Ethernet.
Настоящее устройство содержит два процессорных модуля 4, работающих в горячем резерве. Для коммутации управляющих сигналов от активного модуля к маршрутному процессору используется коммутационный блок 2 (коммутатор PCI). Для пересылки служебных пакетов на оба процессорных модуля 4 используется модуль высокоскоростной обработки пакетных данных с неблокируемой высокоскоростной матрицей коммутации на базе ПЛИС (FPGA) 3.
Для ускорения процесса поиска в таблице маршрутизации используется специальная память, так называемая троичная ассоциативная память 4.
При загрузке устройства процессорный модуль 4 связывается с соседними устройствами по протоколам динамической маршрутизации, при этом формируется таблица маршрутизации. После того, как таблица сформирована, процессорный модуль 4 преобразовывает данную информацию для хранения в троичной ассоциативной памяти 5.
В качестве портов ввода/вывода выступают слоты для SFP модулей 13. SFP модули осуществляют конвертацию сигналов, полученных с медных или оптических линий связи, в формат, пригодный для обработки маршрутным процессором.
При поступлении пакета данных от модуля SFP 13 маршрутный процессор анализирует заголовок пакета. Служебные пакеты перенаправляются на процессорный модуль 4, для транзитных пакетов осуществляется поиск соответствия в таблице маршрутизации, хранящейся в упрощенном виде в троичной ассоциативной памяти 5. После этого осуществляется пересылка транзитного пакета через соответствующий порт.
Для первичной конфигурации или прямого управления устройством предусмотрены последовательные СОМ порты 8 и порты Eth 7, подключенные напрямую к процессорным модулям 4.
Использование модуля высокоскоростной обработки пакетных данных с неблокируемой высокоскоростной матрицей коммутации на базе ПЛИС (FPGA) 3 дает необходимую гибкость при разработке аппаратной логики обработки сетевого трафика, а также возможность реализации дополнительного функционала при изменении конкурентной среды без изменения архитектуры устройства.
Входы блока ввода информации 9 соединены с датчиками температуры окружающей среды 10 и температуры системы охлаждения 11, что позволяет контролировать температурный режим работы устройства. Кроме этого, шина адреса и данных соединена с блоком Wi-Fi 6, обеспечивающим беспроводный мониторинг состояния устройства, с блоком индикации 12 и блоком ввода информации 9, а также с четвертым входом/выходом модуля высокоскоростной обработки пакетных данных с неблокируемой высокоскоростной матрицей коммутации на базе ПЛИС (FPGA) 3.
Таким образом, введение новых элементов обеспечивает непрерывный доступ к маршрутизатору связи и расширение функциональных возможностей маршрутизатора.
Claims (2)
1. Мультисервисный маршрутизатор, содержащий коммутационный блок и маршрутный процессор, соединенные между собой первыми входами/выходами, отличающийся тем, что в него дополнительно введены троичная ассоциативная память, выход которой соединен с третьим входом маршрутного процессора; первый процессорный модуль, первый вход/выход которого соединен с третьим входом/выходом коммутационного блока; второй процессорный модуль, первый вход/выход которого соединен со вторым входом/выходом коммутационного блока; модуль высокоскоростной обработки пакетных данных с неблокируемой высокоскоростной матрицей коммутации на базе ПЛИС (FPGA), первый выход которого соединен со вторым входом первого процессорного модуля, второй выход - со вторым входом второго процессорного модуля, а третий выход - со вторым входом маршрутного процессора; первый СОМ порт, вход/выход которого соединен с третьим входом/выходом первого процессорного модуля; второй СОМ порт, вход/выход которого соединен с третьим входом/выходом второго процессорного модуля; первый Ethernet порт, вход/выход которого соединен с четвертым входом/выходом первого процессорного модуля; второй Ethernet порт, вход/выход которого соединен с четвертым входом/выходом второго процессорного модуля; N SFP модулей, входы/выходы которых соединены, соответственно, с N входами/выходами маршрутного процессора; блок WiFi, блок индикации, блок ввода информации, объединенные шиной адреса и данных с четвертым входом/выходом модуля высокоскоростной обработки пакетных данных с неблокируемой высокоскоростной матрицей коммутации на базе ПЛИС (FPGA), датчик температуры окружающей среды и датчик температуры системы охлаждения, выходы которых соединены с блоком ввода информации.
2. Устройство по п. 1, отличающееся тем, что все его элементы выполнены с использованием цифровых технологий.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2018140949U RU187249U1 (ru) | 2018-11-21 | 2018-11-21 | Мультисервисный маршрутизатор |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2018140949U RU187249U1 (ru) | 2018-11-21 | 2018-11-21 | Мультисервисный маршрутизатор |
Publications (1)
Publication Number | Publication Date |
---|---|
RU187249U1 true RU187249U1 (ru) | 2019-02-26 |
Family
ID=65479554
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2018140949U RU187249U1 (ru) | 2018-11-21 | 2018-11-21 | Мультисервисный маршрутизатор |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU187249U1 (ru) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080025234A1 (en) * | 2006-07-26 | 2008-01-31 | Qi Zhu | System and method of managing a computer network using hierarchical layer information |
RU2582993C1 (ru) * | 2015-06-08 | 2016-04-27 | Федеральное государственное бюджетное учреждение "16 Центральный научно-исследовательский испытательный ордена Красной Звезды институт имени маршала войск связи А.И. Белова" Министерства обороны Российской Федерации | Мобильная многоканальная радиоприемная аппаратная |
US20170134349A1 (en) * | 2015-11-09 | 2017-05-11 | Dell Products, Lp | System and Method for Securing a Wireless Device Connection in a Server Rack of a Data Center |
RU172987U1 (ru) * | 2017-05-25 | 2017-08-03 | Общество с ограниченной ответственностью "БУЛАТ" | Управляемый мультисервисный маршрутизатор |
RU175729U1 (ru) * | 2017-05-25 | 2017-12-15 | Общество с ограниченной ответственностью "БУЛАТ" | Мультисервисный маршрутизатор |
-
2018
- 2018-11-21 RU RU2018140949U patent/RU187249U1/ru active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080025234A1 (en) * | 2006-07-26 | 2008-01-31 | Qi Zhu | System and method of managing a computer network using hierarchical layer information |
RU2582993C1 (ru) * | 2015-06-08 | 2016-04-27 | Федеральное государственное бюджетное учреждение "16 Центральный научно-исследовательский испытательный ордена Красной Звезды институт имени маршала войск связи А.И. Белова" Министерства обороны Российской Федерации | Мобильная многоканальная радиоприемная аппаратная |
US20170134349A1 (en) * | 2015-11-09 | 2017-05-11 | Dell Products, Lp | System and Method for Securing a Wireless Device Connection in a Server Rack of a Data Center |
RU172987U1 (ru) * | 2017-05-25 | 2017-08-03 | Общество с ограниченной ответственностью "БУЛАТ" | Управляемый мультисервисный маршрутизатор |
RU175729U1 (ru) * | 2017-05-25 | 2017-12-15 | Общество с ограниченной ответственностью "БУЛАТ" | Мультисервисный маршрутизатор |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU186859U1 (ru) | Мультисервисный маршрутизатор | |
CN107925613B (zh) | 业务功能链sfc中用于转发报文的方法、装置和系统 | |
CN113395210B (zh) | 一种计算转发路径的方法及网络设备 | |
US8094584B2 (en) | Node, network system, frame transfer method, and frame transfer program | |
RU175729U1 (ru) | Мультисервисный маршрутизатор | |
US9148298B2 (en) | Asymmetric ring topology for reduced latency in on-chip ring networks | |
US9838298B2 (en) | Packetmirror processing in a stacking system | |
WO2019128699A1 (zh) | 基于流表的数据传送方法 | |
Shrivastava et al. | Design and performance evaluation of a NoC-based router architecture for MPSoC | |
WO2022121707A1 (zh) | 报文传输方法、设备及系统 | |
RU187249U1 (ru) | Мультисервисный маршрутизатор | |
JP4577157B2 (ja) | 中継器及び光通信システム | |
CN108337181B (zh) | 一种交换网拥塞管理方法和装置 | |
RU187251U1 (ru) | Мультисервисный маршрутизатор | |
CN115865848A (zh) | 一种光数据包交换方法、装置及存储介质 | |
RU186744U1 (ru) | Мультисервисный маршрутизатор | |
US10003469B2 (en) | Multicast forwarding method and apparatus in transparent interconnection of lots of link network, and routing bridge | |
RU2710980C1 (ru) | Мультисервисный маршрутизатор | |
JP2006165952A5 (ru) | ||
JP2682434B2 (ja) | 出力バッファ型atmスイッチ | |
KR100363886B1 (ko) | 멀티레이어 패킷 스위치 시스템에 있어서 네트웍 프로세싱모듈의 인터페이스 방법 및 이를 위한 멀티레이어 패킷스위치 시스템 | |
JP6292292B2 (ja) | 通信ノード、制御装置、通信システム、通信方法及びプログラム | |
US20080002729A1 (en) | Local add traffic exchange between separate East/West line cards in a half-MAC architecture for the resilient packet ring | |
JP2004356792A (ja) | スケーラブルノード | |
Abd El Ghany et al. | Hybrid mesh-ring wireless network on chip for multi-core system |