RU186744U1 - Мультисервисный маршрутизатор - Google Patents

Abstract

Полезная модель относится к системам передачи данных, в частности, к модульной, масштабируемой структуре для построения маршрутизаторов сетей быстрого Ethernet, обращающихся к общей шине распределения данных.

1. Мультисервисный маршрутизатор, содержащий коммутационный блок и маршрутный процессор, соединенные между собой первыми входами/выходами, первый блок питания, отличающийся тем, что в него дополнительно введены троичная ассоциативная память, выход которой соединен с третьим входом маршрутного процессора; первый процессорный модуль, первый вход/выход которого соединен с третьим входом/выходом коммутационного блока; второй процессорный модуль, первый вход/выход которого соединен со вторым входом/выходом коммутационного блока; модуль высокоскоростной обработки пакетных данных с неблокируемой высокоскоростной матрицей коммутации на базе ПЛИС (FPGA), первый выход которого соединен со вторым входом первого процессорного модуля, второй выход - со вторым входом второго процессорного модуля, а третий выход - со вторым входом маршрутного процессора; первый СОМ порт, вход/выход которого соединен с третьим входом/выходом первого процессорного модуля; второй СОМ порт, вход/выход которого соединен с третьим входом/выходом второго процессорного модуля; первый Ethernet порт, вход/выход которого соединен с четвертым входом/выходом первого процессорного модуля; второй Ethernet порт, вход/выход которого соединен с четвертым входом/выходом второго процессорного модуля; N SFP модулей, входы/выходы которых соединены, соответственно, с N входами/выходами маршрутного процессора; система питания в составе микроконтроллера, блока индикации, блока ввода информации, блока вывода информации, постоянного запоминающего устройства (ПЗУ), оперативного запоминающего устройства (ОЗУ), объединенные шиной адреса и данных с микроконтроллером; блок дистанционного контроля и управления, первый вход которого соединен со вторым выходом блока вывода информации, первый выход - с первым входом блока ввода информации, второй вход/выход - с четвертым входом/выходом модуля высокоскоростной обработки пакетных данных с неблокируемой высокоскоростной матрицей коммутации на базе ПЛИС (FPGA); блок измерения нагрузки, первый выход которого соединен с третьим входом блока дистанционного контроля и управления, а второй выход - со вторым входом блока ввода информации; блок управления мощностью, первый вход которого соединен с первым выходом блока вывода информации; первое управляемое реле, вход которого соединен со вторым выходом блока дистанционного контроля и управления; блок коммутируемых источников питания в составе первого и второго блоков питания, первый вход которого соединен с выходом блока управления мощностью, второй вход - с выходом первого управляемого реле, а выход - с входом блока измерения нагрузки; второе управляемое реле, вход которого соединен с третьим выходом блока дистанционного контроля и управления; блок аккумуляторов, вход которого соединен с выходом второго управляемого реле, замкнутый контакт которого соединен с выходом блока коммутируемых источников питания, а разомкнутый контакт - с четвертым входом блока контроля и управления.

2. Устройство по п. 1, отличающееся тем, что все ее элементы выполнены с использованием цифровых технологий.

Description

Полезная модель относится к системам передачи данных, в частности, к модульной, масштабируемой структуре для построения маршрутизаторов сетей быстрого Ethernet, обращающихся к общей шине распределения данных.

Наиболее близким техническим решением является устройство, описанное в http://www.conlex.kz/arxitektura-marshrutizatora/ - прототип.

Данный маршрутизатор содержит коммутационный блок, маршрутный процессор, соединенные между собой входами/выходами, и входные и выходные порты.

Входной порт выполняет функции физического уровня, завершая входную физическую линию маршрутизатора. Он также осуществляет функции канального уровня, необходимые для взаимодействия с функциями канального уровня на другой стороне линии связи. Еще он выполняет функции поиска и продвижения данных, так что пакет, переправленный в коммутационный блок маршрутизатора, на выходе из него появляется из того порта, из которого следует. Управляющие пакеты (например, пакеты, содержащие информацию протокола RIP, OSPF или BGP) продвигаются из входного порта в маршрутный процессор. На практике несколько портов часто объединяют на одной канальной карте маршрутизатора.

Коммутационный блок соединяет входные порты маршрутизатора с его выходными портами.

Выходной порт хранит пакеты, переправленные ему через коммутационный блок, а затем передает пакеты по выходной линии. Выходной порт осуществляет функции физического и канального уровней, обратные функциям входного порта. В случае двунаправленной линии связи (то есть когда линия передает данные в оба направления) выходной порт линии связи, как правило, составляет пару с входным портом этой линии, располагаясь на той же самой карте канала.

Маршрутный процессор выполняет функции протоколов маршрутизации, обрабатывает информацию о маршрутах, а также выполняет функции управления сетью в маршрутизаторе.

Цель полезной модели - создание высоконадежной системы питания для критичных приложений, когда наряду с резервными блоками питания устанавливаются дополнительные аккумуляторы, обеспечивающие кратковременную подачу питания на время сохранения текущей конфигурации и dump памяти во flash для детализации причин сбоя.

Поставленная цель достигается тем, что в устройство, содержащее коммутационный блок и маршрутный процессор, соединенные между собой первыми входами/выходами, первый блок питания, отличающееся тем, что в него дополнительно введены троичная ассоциативная память, выход которой соединен с третьим входом маршрутного процессора; первый процессорный модуль, первый вход/выход которого соединен с третьим входом/выходом коммутационного блока; второй процессорный модуль, первый вход/выход которого соединен со вторым входом/выходом коммутационного блока; модуль высокоскоростной обработки пакетных данных с неблокируемой высокоскоростной матрицей коммутации на базе ПЛИС (FPGA), первый выход которого соединен со вторым входом первого процессорного модуля, второй выход - со вторым входом второго процессорного модуля, а третий выход - со вторым входом маршрутного процессора; первый СОМ порт, вход/выход которого соединен с третьим входом/выходом первого процессорного модуля; второй СОМ порт, вход/выход которого соединен с третьим входом/выходом второго процессорного модуля; первый Ethernet порт, вход/выход которого соединен с четвертым входом/выходом первого процессорного модуля; второй Ethernet порт, вход/выход которого соединен с четвертым входом/выходом второго процессорного модуля; N SFP модулей, входы/выходы которых соединены, соответственно, с N входами/выходами маршрутного процессора; система питания в составе микроконтроллера, блока индикации, блока ввода информации, блока вывода информации, постоянного запоминающего устройства (ПЗУ), оперативного запоминающего устройства (ОЗУ), объединенные шиной адреса и данных с микроконтроллером; блок дистанционного контроля и управления, первый вход которого соединен со вторым выходом блока вывода информации, первый выход - с первым входом блока ввода информации, второй вход/выход - с четвертым входом/выходом модуля высокоскоростной обработки пакетных данных с неблокируемой высокоскоростной матрицей коммутации на базе ПЛИС (FPGA); блок измерения нагрузки, первый выход которого соединен с третьим входом блока дистанционного контроля и управления, а второй выход - со вторым входом блока ввода информации; блок управления мощностью, первый вход которого соединен с первым выходом блока вывода информации; первое управляемое реле, вход которого соединен со вторым выходом блока дистанционного контроля и управления; блок коммутируемых источников питания в составе первого и второго блоков питания, первый вход которого соединен с выходом блока управления мощностью, второй вход - с выходом первого управляемого реле, а выход - с входом блока измерения нагрузки; второе управляемое реле, вход которого соединен с третьим выходом блока дистанционного контроля и управления; блок аккумуляторов, вход которого соединен с выходом второго управляемого реле, замкнутый контакт которого соединен с выходом блока коммутируемых источников питания, а разомкнутый контакт - с четвертым входом блока контроля и управления.

Сравнение с прототипом показывает, что заявляемое устройство отличается наличием новых блоков и их связями между ними. Таким образом, заявляемое устройство соответствует критерию «новизна».

Сравнение заявляемого решения с другими техническими решениями показывает, что перечисленные элементы, используемые в блоках, являются известными, однако их введение в указанной связи с остальными элементами приводит к созданию высоконадежной системы питания для критичных приложений, когда наряду с резервными блоками питания устанавливаются дополнительные аккумуляторы, обеспечивающие подачу питания на время сохранения текущей конфигурации и dump памяти во flash для детализации причин сбоя. Это подтверждает соответствие технического решения критерию «существенные отличия».

На фиг. 1 представлена общая структура задачи, на фиг. 2 показан мультисервисный маршрутизатор, в состав которого входят маршрутный процессор 1, коммутационный блок 2, модуль высокоскоростной обработки пакетных данных с неблокируемой высокоскоростной матрицей коммутации на базе ПЛИС (FPGA) 3, процессорный модуль 1 (2) 5, троичная ассоциативная память 4, СОМ порт 1 (2) 6, Ethernet порт 1 (2) 7, N SFP модулей 8.

На фиг. 3 представлена система питания 2, состоящая из микроконтроллера 2-1, постоянного запоминающего устройства (ПЗУ) 2-2, оперативного запоминающего устройства (ОЗУ) 2-3, блока ввода информации 2-4, блока вывода информации 2-5, блока индикации 2-14, объединенные между собой шиной адреса и данных 2-6; блока дистанционного контроля и управления 2-9, блока измерения нагрузки 2-8, блока управления мощностью 2-7, первого управляемого реле 2-11, второго управляемого реле 2-12, блока коммутируемых источников питания 2-10 и блока аккумуляторов 2-13.

Устройство работает следующим образом.

Маршрутизация в IP сетях - процесс пересылки пакетов данных основанный на изучении служебной информации, находящейся в заголовке пакета, модификации части служебной информации и пересылки пакета в нужный порт. С точки зрения маршрутизатора пакеты данных можно разделить на два типа: служебные (протоколы маршрутизации, управления, мониторинга, диагностики), предназначенные для обработки непосредственно процессорным модулем 5 и транзитные - пакеты, которые подвергаются процессу маршрутизации.

Основную функцию по маршрутизации пакетов данных в устройстве выполняет маршрутный процессор. Маршрутный процессор - специализированный процессор, спроектированный и оптимизированный для операций обработки пакетов данных. На данном процессоре в бесконечном цикле выполняется специальная программа, осуществляющая анализ содержимого пакета (заголовка пакета, а в определенных случаях и тела пакета), модификацию заголовка пакета и пересылку. При пересылке пакета через определенный порт маршрутный процессор руководствуется таблицей маршрутизации. Данная таблица формируется с помощью ручной настройки маршрутов, либо с помощью динамических протоколов маршрутизации.

За формирование таблицы маршрутизации отвечает процессорный модуль 5. На данном модуле запущены процессы динамической маршрутизации. Также модуль осуществляет конфигурацию функций маршрутного процессора, сбор статистики, обеспечивает связь с системами управления и обрабатывает служебные пакеты.

Для конфигурации маршрутного процессора используется шина PCI. Для пересылки служебных пакетов используется Ethernet.

Настоящее устройство содержит два процессорных модуля 5, работающих в горячем резерве. Для коммутации управляющих сигналов от активного модуля к маршрутному процессору используется коммутационный блок 2 (коммутатор PCI). Для пересылки служебных пакетов на оба процессорных модуля 5 используется модуль высокоскоростной обработки пакетных данных с неблокируемой высокоскоростной матрицей коммутации на базе ПЛИС (FPGA) 3.

Для ускорения процесса поиска в таблице маршрутизации используется специальная память, так называемая троичная ассоциативная память 4.

При загрузке устройства процессорный модуль 5 связывается с соседними устройствами по протоколам динамической маршрутизации, при этом формируется таблица маршрутизации. После того, как таблица сформирована, процессорный блок 5 преобразовывает данную информацию для хранения в троичной ассоциативной памяти 4.

В качестве портов ввода/вывода выступают слоты для SFP модулей 8. SFP модули осуществляют конвертацию сигналов, полученных с медных или оптических линий связи, в формат, пригодный для обработки маршрутным процессором.

При поступлении пакета данных от модуля SFP 8 маршрутный процессор анализирует заголовок пакета. Служебные пакеты перенаправляются на процессорный модуль 5, для транзитных пакетов осуществляется поиск соответствия в таблице маршрутизации, хранящейся в упрощенном виде в троичной ассоциативной памяти 4. После этого осуществляется пересылка транзитного пакета через соответствующий порт.

Для первичной конфигурации или прямого управления устройством предусмотрены последовательные СОМ порты 6 и порты Eth 7, подключенные напрямую к процессорным модулям 5.

Использование модуля высокоскоростной обработки пакетных данных с неблокируемой высокоскоростной матрицей коммутации на базе ПЛИС (FPGA) 3 дает необходимую гибкость при разработке аппаратной логики обработки сетевого трафика, а также возможность реализации дополнительного функционала при изменении конкурентной среды без изменения архитектуры устройства.

Работа системы питания 2.

В начальном состоянии блок коммутируемых источников питания 2-10 отключен. При необходимости подключения блока питания БП1 (блока коммутируемых источников питания 2-10) включается первое управляемое реле 2-11, контакты которого подключают выход питающего напряжения с БП1 к элементам мультисервисного маршрутизатора и сигнализируют его подключение через блок дистанционного контроля и управления 2-9. При включении БП1 в блоке измерения нагрузки 2-8 вычисляется ток потребления, значение которого передается в блок дистанционного контроля и управления 2-9, а также через блок ввода информации 2-5 в микроконтроллер 2-1 и далее через шину адреса и данных 2-6 и блок вывода информации 2-4 в блок дистанционного контроля и управления 2-9.

Программное обеспечение, заложенное в памяти микроконтроллера 2-1, обеспечивает вычисление по току потребления израсходованной электроэнергии, аналогично счетчикам электроэнергии. Данная информация также отображается по каждому блоку питания (БП1 и БП2) в блоке индикации 2-14 вместе с отображением статуса блоков питания (БП1, БП2) (вкл./выкл.).

Блок измерения нагрузки 2-8 может быть выполнен с использованием датчиков тока на эффекте Холла, датчиков тока компенсационного типа, либо на микросборке ACS712.

Блок дистанционного контроля и управления 2-9 представляет собой активное сетевое устройство, производящее прием-передачу и обработку сигналов на основе сетевых протоколов (например, протоколов TCP/IP).

Микроконтроллер 2-1 представляет собой БИС семейства INTEL 80С51 с тактовой частотой 12-14 МГц.

Постоянное запоминающее устройство (ПЗУ) 2-2 предназначено для хранения памяти данных (максимальный ток потребления маршрутизатора) и команд для микроконтроллера 2-1, и представляет собой стандартную БИС семейства INTEL 27С512 емкостью 64 кбайт.

Оперативное запоминающее устройство (ОЗУ) 2-3 предназначено для хранения информации, связанной с режимом работы системы. ОЗУ подключено к системной шине адреса и данных 2-6 и представляет собой стандартную БИС семейства INTEL 6264 емкостью 8 кбайт.

Для критичных приложений требуется высоконадежная система питания. Для этого в систему питания 2 наряду с резервными блоками питания (БП1, БП2) дополнительно введены высокоемкие конденсаторы (блок конденсаторов 2-13), обеспечивающие кратковременную подачу питания на время сохранения текущей информации в ПЗУ 2-2 для детализации причин сбоя с реализацией отправки Dying Gasp сообщений (сигнал от устройства, выполняющий корректное завершение сеанса связи при внезапном отключении электропитания, что исключает возможность ошибочного продолжения тарификации провайдером).

Блок аккумуляторов 2-13 находится под контролем блока 2-9 через цепи: блок 2-5 - микроконтроллер 2-1 - ПЗУ 2-2 - выход 2 блока дистанционного контроля и управления 2-9.

Таким образом, мультисервисный маршрутизатор с высоконадежной системой питания обеспечивает в случае отключения питания от всех возможных источников подачу питания на время сохранения текущей информации во flash для детализации причин сбоя с посылкой SNMP Trap Dying Gasp сообщений.

Claims (2)

1. Мультисервисный маршрутизатор, содержащий коммутационный блок и маршрутный процессор, соединенные между собой первыми входами/выходами, первый блок питания, отличающийся тем, что в него дополнительно введены троичная ассоциативная память, выход которой соединен с третьим входом маршрутного процессора; первый процессорный модуль, первый вход/выход которого соединен с третьим входом/выходом коммутационного блока; второй процессорный модуль, первый вход/выход которого соединен со вторым входом/выходом коммутационного блока; модуль высокоскоростной обработки пакетных данных с неблокируемой высокоскоростной матрицей коммутации на базе ПЛИС (FPGA), первый выход которого соединен со вторым входом первого процессорного модуля, второй выход - со вторым входом второго процессорного модуля, а третий выход - со вторым входом маршрутного процессора; первый СОМ порт, вход/выход которого соединен с третьим входом/выходом первого процессорного модуля; второй СОМ порт, вход/выход которого соединен с третьим входом/выходом второго процессорного модуля; первый Ethernet порт, вход/выход которого соединен с четвертым входом/выходом первого процессорного модуля; второй Ethernet порт, вход/выход которого соединен с четвертым входом/выходом второго процессорного модуля; N SFP модулей, входы/выходы которых соединены, соответственно, с N входами/выходами маршрутного процессора; система питания в составе микроконтроллера, блока индикации, блока ввода информации, блока вывода информации, постоянного запоминающего устройства (ПЗУ), оперативного запоминающего устройства (ОЗУ), объединенные шиной адреса и данных с микроконтроллером; блок дистанционного контроля и управления, первый вход которого соединен со вторым выходом блока вывода информации, первый выход - с первым входом блока ввода информации, второй вход/выход - с четвертым входом/выходом модуля высокоскоростной обработки пакетных данных с неблокируемой высокоскоростной матрицей коммутации на базе ПЛИС (FPGA); блок измерения нагрузки, первый выход которого соединен с третьим входом блока дистанционного контроля и управления, а второй выход - со вторым входом блока ввода информации; блок управления мощностью, первый вход которого соединен с первым выходом блока вывода информации; первое управляемое реле, вход которого соединен со вторым выходом блока дистанционного контроля и управления; блок коммутируемых источников питания в составе первого и второго блоков питания, первый вход которого соединен с выходом блока управления мощностью, второй вход - с выходом первого управляемого реле, а выход - с входом блока измерения нагрузки; второе управляемое реле, вход которого соединен с третьим выходом блока дистанционного контроля и управления; блок аккумуляторов, вход которого соединен с выходом второго управляемого реле, замкнутый контакт которого соединен с выходом блока коммутируемых источников питания, а разомкнутый контакт - с четвертым входом блока контроля и управления.

2. Устройство по п. 1, отличающееся тем, что все ее элементы выполнены с использованием цифровых технологий.

Images