RU1835611C - Адаптивный приемник сигналов минимальной частотной манипул ции - Google Patents

Abstract

Использование: в системах радиосв зи, в частности, дл  приема сигналов минимальной частотной манипул ции в услови х воздействи  внешних узкополосных помех. Сущность изобретени ; адаптивный приемник состоит из двух идентичных квадратурных каналов коррел ционной обработки, каждый из которых содержит неадаптивный канал, два адаптивных канала, оптимизирующих опорный сигнал по критерию максимума отношени  сигнал/шум на входе решающей схемы, и два блока автовыбора. Оба адаптивных канала осуществл ют коррел ционную обработку на удвоенном тактовом интервале: в первом канале опорный сигнал оптимизируетс  в базисе четных функций, во втором - в базисе нечетных функций. Блоки автовыбора пропускают на выход приемника сигнал с выхода того из трех каналов, на входе решающей схемы которого при прин тии решени  обеспечиваетс  наибольшее отношение сигнал/шум 5 з.п, ф-лы. 6 ил. ел С

Description

Изобретение относитс  к радиотехнике.

Цель изобретени  - повышение помехоустойчивости приема сигналов в услови х воздействи  внешних узкополосных помех.

На фиг.1 изображена структурна  электрическа  схема предложенного адаптивного приемника; на фиг.2 - схема синхронизатора; на фиг. 3 - схема блока адаптивной обработки четных и нечетных функций; на фиг.4 - схема блока измерени ; на фиг.5 -схема блока автовыбора; на фиг.6 - схема блока объединени .

Адаптивный приемник содержит первый , второй, третий, четвертый перемножители 1-4, первый, второй интеграторы 5. 6 со сбросом, первый, второй дифференциальные декодеры 7, 8, первый, второй формирователи 9, 10, первый, второй блоки 11, 12 измерени , первый, второй блоки 13, 14 адаптивной коррел ционной обработки четных функций, первый, второй блоки 15, 16 адаптивной коррел ционной обработки нечетных функций, первый - четвертый блоки 17-20 автовыбора, синхронизатор-21, первый , второй фазовращатели 22, 23, блок 24 объединени  сигналов.

Синхронизатор 21 содержит удвоитель 25 частоты, первый, второй блоки 26, 27 фазовой автоподстройки частот (ФАПЧ), первый, второй делители 28, 29 частот, пе- ремножитёль 30, фильтры 31, 32, третий, четвертый делители 33, 34 частоты.

Блоки адаптивной обработки четных и нечетных функций содержат генератор 35

со со

СЛ

о

функций, перемножители 36 - 41, интеграторы 42, 43, 44 со сбросом, тактируемый элемент пам ти 45 - 47, блок 48 перемножени , блок 49 ускорени , блок 50 решени , сумматор 51, линию задержки 52, квадраторы 53, 54, усреднитель 55, сумматор 56. инвертор 57, элемент И 58, усреднитель 59, перемножители 60, 61, интеграторы 62, 63 со сбросом, управл емые усилители 64, 65, пороговые блоки 66, 67, тактируемые элементы пам ти 68, 59, блок 70 вычислени  модул , тактируемый элемент пам ти 71, элемент И 72, ключи 73,74, элемент ИЛИ 75, одноразр дный двоичный счетчик 76, формирователи 77, 78, инвертор 79.

Блок измерени  содержит блок 80 вычислени  модул , тактируемый элемент пам ти 81, квадратор 82, усреднитель 83, сумматор 84, управл емый усилитель 85, усреднитель 86, квадратор 87.

Блок автовыбора содержит компаратор 88, инвертор 89, ключи 90, 91, 92,93, сумматор 94, элемент ИЛИ 95.

Блок объединени  сигналов содержит формирователи 96.97, ключи 98,99, элемент ИЛИ 100.

Адаптивный приемник работает следующим образом.

На вход адаптивного приемника поступает смесь последнего сигнала, помехи и шума.

В синхронизаторе 24, в блоке 25 частота удваиваетс , т.е. снимаетс  манипул ци . ПеремножительвЗО перемножает сигналы усилителей 28, 29, внос щих в опорные колебани  неоднозначность фазы ±п . После перемножени  в спектре сигнала по вл ютс  гармонические колебани  ± cos(2 W0 t + 2 р0 ) на выходе фильтра 31 и ± cos2 (3 t на выходе фильтра 32.

Сигналы с синхронизатора 24 сдвигаютс  по фазе на л 12 в фазовращател х 22, 23. Блоки 1, 3, 5. 7 осуществл ют конкретную коррел ционную обработку синфазной составл ющей входного сигнала, помехи и шума. В переключателе 1 осуществл етс  перевод синфазной составл ющей указанной суммы входных сигналов на видеочастоту . Управление интегратором 5 осуществл етс  импульсами, вырабатываемыми формирователем 9.

Блок измерени  11 оценивает отношение сигнал/шум на выходе интегратора 5.

Видеосигнал с выхода переключател  1 поступает также на входы блоков 13, 15, осуществл ющих адаптивную коррел ционную обработку синфазной составл ющей зашумленного интервала. Блок 13 оптимизирует опорный сигнал, синтезирует в базисе четных функций по критерию максимума отношени  сигнал/шума на входе решающей схемы. Блок 15 оптимизирует опорный сигнал, синтезируемый в базисе нечетных

функций, На информационных выходах блоков 13, 15 логические сигналы несут информацию о прин том решении относительно передаваемых информационных сигналов, на измерительных выходах этих блоков напр жение обратно пропорционально отношению сигнал/шум на входах решающих схем этих блоков.

Блок 17 пропускает на свой информационный выход логические сигналы с инфор5 мационного выхода того блока на входе решающей схемы которого отношение сигнал/шум наибольшее. На измерительный выход блока 17 проходит сигнал с измерительного выхода того блока, в котором так0 же отношение сигнал/шум наибольшее (т.е. проходит тот сигнал из двух, который меньше ).

Блок 18 коммутирует логические сигналы с блока 17 и дифференциального декоде5 ра 7. Таким образом, блоки 17, 18 осуществл ют автовыбор того из трех каналов коррел ционной обработки (адаптивных четного или нечетного и когерентного), в котором на входе решающей схемы обес0 печиваетс  при прин тии решени  о передаваемом символе наибольшее отношение сигнал/шум.

Аналогичным образом работают блоки 2, 4, 6, 8, 1, 12, 14,46, 19, 20 квадратурного

Claims (6)

1. 5 канала с синхронизацией от формировател  10. Далее последовательно логических сигналов длительностью 2Т каждый с информационных выходов блоков 18 м 19 поступают на информационные входы блока 24, кото0 рый с периодичностью Т коммутирует их на выход адаптивного приемника. Формула изобретени  1. Адаптивный приемник сигналов минимальной частотной манипул ции, содер5 жзщий первый и второй перемножители, первый и второй интеграторы со сбросом, первый и второй дифференциальные декодеры , синхронизатор и блок объединени  сигналов, отличающийс  тем, что, с

   0 целью повышени  помехоустойчивости приема сигналов в услови х воздействи  внешних узкополосных помех, введены третий и четвертый перемножители, первый и второй формирователи, первый и второй блоки из5 мерени , первый и второй блоки адаптивной коррел ционной обработки четных функций, первый и второй блоки адаптивной коррел ционной обработки нечетных функций, первый - четвертый блоки автовыбора , а также первый и второй фазовращатели , причем первые входы первого и второго перемножителей и вход синхронизатора  вл ютс  входом устройства, первый выход синхронизатора соединен с вторым входом второго перемножител  и через первый фа- зовращатель с вторым входом первого перемножител ,второйвыход синхронизатора соединен с входом второго формировател , первым входом четвертого перемножител  и через второй фазовраща- тель с первым входом третьего перемножител  и входом первого формировател , выход первого перемножител  соединен с сигнальными входами первых блоков адаптивной коррел ционной обработки четных и нечетных функций и с вторым входом третьего перемножител , выход которого соединен с информационным входом первого интегратора со сбросом, выход первого формировател  соединен со стробирующи- .ми входами первых блоков адаптивной коррел ционной обработки четных и нечетных функций, первого интегратора со сбросом, первого блока измерени  первого дифференциального декодера и с первым строби- рующим входом блока объединени  сигналов, измерительные выходы первых блоков адаптивной коррел ционной обработки четных и нечетных функций соединены соответственно с первым и вторым входами первого блока автовыбора, а информационные выходы первых блоков адаптивной коррел ционной обработки четных и нечетных функций соединены соответственно с третьим и четвертым входами первого блока автовыбора, измерительный и информационный выходы которого соединены соответственно с первым и вторым входами второго блока автовыбора, выход первого интегратора со сбросом соединен с информационными входами первого блока измерени  и.первого дифференциального декодера, выходы которых соединены соответственно с третьим и четвертым входами второго блока автовыбора, причем выход второго блока звтовыбора соединен с первым информационным входом блока объединени  сигналов, выход второго перемножител  - с сигнальными входами вторых блоков адаптивной коррел ционной обработки четных и нечетных функций и с вторым входом четвертого перемножител , выход которого соединен с информационным входом второго интегратора со сбросом , выход второго формировател  соединен со стробирующими входами вторых бло.ков адаптивной коррел ционной обработки четных и нечетных функций, второго интегратора со сбросом, второго блока измерени , второго дифференциального -декодера и с вторым стробирующим входом блока объединени  сигналов, измерительные выходы вторых блоков адаптивной коррел ционной обработки четных и нечетных функций соединены соответственно с первым и вторым входами третьего блока автовыбора, а информационные выходы вторых блоков адаптивной коррел ци- онной обработки четных„и нечетных функций - соответственно с третьим и четвертым входами третьего блока автсвыбора. измерительный и информационный выходы которого соединены соответственно с первым и.,вторым входами четвертого блока автовыбора , выход второго интегратора со сбросом соединен с информационным входами второго блока измерени  и второго дифференциального декодера, выходы которых соединены соответственно с третьим и четвертым входами четвертого блока автовыбора , причем выход четвертого ав- товыбора соединен с вторым измерительным входом блока объединени  сигналов, выход которого  вл етс  выходом устройства.
2. 2.Приемник по п.1, о т л и ч а ю щ и и с   тем, что синхронизатор содержит удвоитель частоты, первый и второй блоки фазовой звтоподстройки частоты, первый - четвертый делители частоты, п тый перемножитель , а также первый и второй фильтры , причем вход удвоител  частоты  вл етс  входом синхронизатора, а выход соединен

   с входами первого и второго блоков фазовой автоподстройки частоты, выходы которых через первый и второй делители частоты соединены соответственно с первым и вторым входами п того перемножител , выход которого соединен с входами первого и второго фильтров, выходы которых соединены соответственно с входами третьего и чет- вертог о делителей частоты, причем выход третьего делител  частоты  вл етс  первым выходом синхронизатора, а выход четвертого делител  частоты - вторым выходом синхронизатора .
3. 3.Приемник по п.1, отличающий- с   тем, что каждый из первых и вторых блоков адаптивной коррел ционной обработки четных и нечетных функций содержит генератор функций, 2N+2 перемножителей; с шестого по (2N+7}-u, N+2 интеграторовсо сбросом, с третьего по(М+4}-й- N+3 тактируемых элементов пам ти, блок перемножени , блок усреднени , блок решени , первый и второй сумматоры, линию задержки , первый и второй квадраторы, первый и второй усреднители, первый и второй инверторы , первый и второй элементы И, пер- вый и второй управл емые усилители,

   первый и второй пороговые блоки, первый блок вычислени  модул , первый и второй ключи, первый элемент ИЛИ, одноразр дный двоичный счетчик, а также третий и четвертый формирователи, причем N выходов генерэдора функций соединены с первыми входами соответствующих перемножителей с шестого по (М+5)-й и с первыми входами соответствующих перемножителей с (N+6)-ro по (2М+5)-й, вторые входы (N+6) - (2N+5)-ro перемножителей соединены между собой и подключены к сигнальному входу блока адаптивной коррел ционной обработки четных и нечетных функций, а выходы через соответствующие последовательно соединенные третий

   -(N+2)-n интеграторы со сбросом и первый

   -N-й тактируемые элементы пам ти подключены к N входам блока перемножени , N(N+1)/2 выходов которого через N(N+1)/2- входовый блок усреднени  соединены с соответствующими N(N+1)/2 входами блока решени , N выходов которого соединены с вторыми входами, соответствующих шестого - (N+5)-ro перемножителей, выходы которых соединены соответственно с первым - N-м входами N-входового сумматора, выход которого соединен с первым входом (2N+6)- го перемножител  и через линию задержки с первым входом (2N+7)-ro перемножител , вторые входы (2N+6)-ro и (2N+7)-ro перемножителей объединены и соединены с сигнальным входом блока адаптивной коррел ционной обработки четных и нечетных функций, а выходы через соответствующие последовательно соединенные (М+3)-й интегратор со сбросом, первый управл емый усилитель и пороговый блок. (Ы+1)-й тактируемый элем ент пам ти и первый ключ и последовательно соединенные (N+4)-u интегратор со сбросом, вторые управл емый усилитель и пороговый блок, (М+2)-й тактируемый элемент пам ти и второй ключ подключены соответственно к первому и второму входам первого элемента ИЛИ, выход которого  вл етс  информационным выходом блока адаптивной коррел ционной обработки четных и нечетных функций, стробирующий вход которого соединен с входом двоичного одноразр дного счетчика , выход которого через третий формирова- тель соединен с входом генератора функций, стробирующими вводами третьего - (N+3)-ro интеграторов со сбросом. (N+1)-ro тактируемого элемента пам ти и первыми входами первого и второго элементов И, выход одноразр дного двоичного счетчика также соединен через четвертый формирователь со стробирующими входами (N+4)-ro интегратора со сбросом и (КН2)-то тактируе-

   мого элемента пам ти, со стробирующим входом первого ключа, а также через второй инвертор - со стробирующим входом второго ключа, выход первого управл емого усилител  соединен также через первый блок вычислени  модул  с информационным входом (М+3)-го тактируемого элемента пам ти, выход которого через последовательно соединенные второй квадратор, первый усред0 нитель и второй сумматор подключен к измерительному выходу блока адаптивной коррел ционной обработки четных и нечетных функций, а также через второй усреднитель соединен с вторыми входами первого и

   5 второго управл емых усилителей и входом первого квадратора, выход которого соединен с вторым входом второго сумматора, выход (N+1)-ro тактируемого элемента пам ти также соединен с вторым входом второго

   0 элемента И и через первый инвертор с вторым входом первого элемента И, выход которого соединен со стробирующими входами первого - N-ro тактируемых элементов пам ти, причем выход второго эле5 мента И соединен со стробирующим входом (N+3)-ro тактируемого элемента пам ти.
4. 4.Приемник по п.1. от л ичающий- с   тем, что блок измерени  содержит последовательно -соединенные, второй блок

   0 вычислени  модул , (М+4)-й тактируемый элемент пам ти, третий управл емый усилитель , третий квадратор, третий усреднитель и третий сумматор, причем вход второго блока вычислени  модул   вл етс  инфор5 мационным входом блока измерени , стробирующий вход которого соединен со стробирующим входом (N+4)-ro тактируемого элемента пам ти, выход третьего управл емого усилител  также соединен с входом

   0 четвертого усреднител , выход которого соединен с вторым входом третьего управл емого усилител  и через четвертый квадратор с вторым входом третьего сумматора, выход которого  вл етс  выходом блока измере5 ни .
5. 5.Приемник по п.1, о т л и ч а ю щ и и - с  . тем, что блок автовыбора содержит компаратор , третий инвертор, третий - шестой ключи, четвертый сумматор и второй эле0 мент ИЛИ, причем первый вход блока автовыбора соединен с первыми входами компаратора и третьего ключа, выход которого соединен с первым входом четвертого сумматора, второй вход блока автовыбора

   5 соединен с первым входом четвертого ключа , выход которого соединен с первым входом второго элемента ИЛИ. третий вход блока автовыбора соединен с вторым входом компаратора и первым входом п того ключа, выход которого соединен с вторым

   входом четвертого сумматора, четвертый вход блока автовыбора соединен с первым входом шестого ключа, выход которого соединен с вторым входом второго элемента ИЛИ, выход компаратора соединен со стро- бирующими входами п того и шестого ключей и через третий инвертор со стробирующими входами третьего и четвертого ключей, причем выход четвертого сумматора  вл етс  измерительным выходом блока автовыбора, а выход второго элемента ИЛИ - информационным выходом блока автовыбора.
6. 6. Приемник поп.1,отличающий- с   тем, что блок объединени  сигналов содержит п тый и шестой формирователи,

   0

   седьмой и восьмой ключи и третий элемент ИЛИ, причем первый стробирующий вход блока объединени  сигналов через п тый формирователь соединен со стробирующим входом седьмого ключа, выход которого соединен с первым входом третьего элемента ИЛИ, второй стробирующий вход блока объединени  сигналов через шестой формирователь соединен со стробирующим входом восьмого ключа, выход которого соединен с вторым входом третьего элемента ИЛИ, входы седьмого и восьмого ключей  вл ютс  соответственно первым и вторым информа- ционн,ым входами блока объединени  сигналов , а выход третьего элемента ИЛИ - выходом блока объединени  сигналов.

   Фиг:1

   0К2.2.

   (uW

   Ј-гпф

   dujo

   I

   is

   Н

   /ч  

   4i

   и

   /

   PЈ

   i

   ii.

   N

   /

   /ч

   -Z

   119SE81