RU18330U1 - Цепочечный аналого-цифровой преобразователь (варианты) - Google Patents

Abstract

1. Цепочечный аналого-цифровой преобразователь (АЦП), включающий N последовательно соединенных каскадов по числу разрядов выходного кода и источник эталонного напряжения (ИЭН), знак которого совпадает со знаком входного напряжения, отличающийся тем, что каждый из N каскадов содержит дифференциальный усилитель (ДУ) с коэффициентом усиления 2, компаратор (КОМ), два соединенных последовательно токовых ключа, вход ДУ первого каскада является входом АЦП, выход ДУ N-го каскада является аналоговым выходом АЦП, служащим для наращивания цепочки аналого-цифрового преобразования, причем при положительном входном напряжении прямой вход ДУ соединен с прямым входом КОМ, инвертирующий вход КОМ соединен с ИЭН, выход КОМ, являющийся одновременно цифровым (разрядным) выходом каскада АЦП, соединен с управляющим входом первого ключа и через инвертор - с управляющим входом второго ключа, вход первого ключа соединен с ИЭН, выход второго ключа соединен с общей шиной (землей), а точка соединения ключей подключена к инвертирующему входу ДУ.2. Цепочечный аналого-цифровой преобразователь (АЦП), включающий N последовательно соединенных каскадов по числу разрядов выходного кода и ИЭН, знак которого совпадает со знаком входного напряжения, отличающийся тем, что каждый из N каскадов содержит ДУ с коэффициентом усиления 2, КОМ, два соединенных последовательно токовых ключа, вход ДУ первого каскада является входом АЦП, выход ДУ N-гo каскада является аналоговым выходом АЦП, служащим для наращивания цепочки аналого-цифрового преобразования, причем при отрицательном входном напряжении прямой вход ДУ соединен с инвертирующим входом КОМ, прямой вхо

Description

Цепочечный аналого-цифровой нреобразователь (варианты)

Устройство относится к области цифровой техники, в частности - к устройствам иреобразования аналогового напряжения в цифровой код.

В нроцсссе цифровой обработки различного рода сигналов самой нервой является задача преобразования аналогового сигнала, например напряжения, в цифровую форму.

Известно большое количество различных схем (см., например, 1-7) аналого-цифровых преобразователей (АЦП). Основными их характеристиками являются быстродействие (скорость преобразования) и разрядность преобразования (достижимое количество разрядов в выходном цифровом коде) при разумных экономических критериях.

Известны АЦП прямого преобразования 5-6, в которых входной аналоговый сигнал сравнивается в (2 - 1) компараторах с таким же количеством опорных напряжений, различающихся на целое число шагов, равных цене младшего разряда выходного кода. Они обладают самым высоким быстродействием. Их недостаток - сложность и высокая стоимость изготовления, быстро растушие с увеличением числа разрядов. Их разрядность не превышает 8 (1. стр.3, 9).

Известпы интегрирующие АЦП (1, стр. 4, 9, 4), в которых входной сигнал интегрируется в течение фиксированного промежутка времени, а затем дезинтегрируется эталонным напряжением; результат получается как отношение интервала дезинтегрирования к интервалу интегрирования. Они могут обеспечить достаточно высокую разрядность интегрирования и хорошп/то экоМПК: НОЗМ 1/12, 1/34

номическую эффективность, но их основной недостаток - низкое быстродействие.

Известны сигма-дельта АЦП (1, стр. 5, 9, 3), в которых на основе сигма-дельта модуляторов и счета таьстовых нмнульсов, следующих с очень высокой частотой, с иоследующей цифровой фильтрацией и прореживанием (децимацией) отсчетов получаются требуемые цифровые выборки. Эти АЦП обеспечивают самую высо1сую разрядность преобразования (24 и более разрядов); их недостатки - низкое быстродействие, лишь немного превышающее быстродействие интегрирующих АЦП, и сложность архитектуры, влекущая за собой высокие требования к технологии производства и соответственно - высокую стоимость.

Известны АЦП последовательного приближения (1, стр. 3. 9. 2). содержашие регистр последовательных приближений (РПП), цифро-аналоговый преобразователь (ЦАП), компаратор и схему унравления, в которых формируемый последовательно в старших разрядах РПП код с помощью ЦАП преобразуется в аналоговую велрмину, которая в компараторе сравнивается с входным сигналом и но знаку выходного напряжения компаратора схема управления вырабатывает сигнал (лог. 1 или 0) для записи в следующий разряд РПП. Эти АЦП обеспечивают разрядность преобразования 10-12 разрядов и достаточно высокое быстродействие при хорощих экономических показателях. Однако, дальнейшее повышение разрядности и быстродействия в АЦП этого типа связано с очень большими производственными сложностями, приводящими к резкому возрастанию их стоимости.

Известный АЦП (1, стр. 5, 9), нринятый за нрототип, относится к конвейерным (pipeline) АЦП, и содержит несколько последовательно соединенных каскадов, причем последний каскад нагружен на точный АЦП. Каждый каскад содержит 4-разрядный АЦП, кодовый выход которого подается на логическую схему коррекции и калибровки и на ЦАП, преобразующий этот код в аналоговый сигнал, который вычитается из входного аналогового сигнала, а остаток поступает на усилитель с фиксированным усилением, выход которого

соединен со входом следующего каскада. Выход точного ЦАП также подается на схему коррекции и калибровки, в которой производится корректировка кодов из предыдущих каскадов по кодам из последующих и точного АЦП. Выход этой логической схемы через драйверы дает полную кодовую выборку. Согласно 1, этот АЦП имеет быстродействие, превышающее быстродействие АЦП последовательного приближений, и разрядность выходного кода от 12 до 16 разрядов. Недостатком этого АЦП является сложность архитекторы и вытекающие отсюда проблемы изготовления.

Сущность предлагаемого устройства заключается в создании адекватного современной технологии АЦП, обеспечивающего достижение потенциально возможного показателя критерия «сложность - стоимость эффективность , т. е. обеспечивающего максимальную эффективность при возможно минимальной стоимости и сложности производства.

Основной технический результат предлагаемого устройства - повышение быстродействия и разрядности аналого-цифрового преобразования при одновременном упрощении его архитектуры.

Технический результат достигается следующим образом.

Цепочечный АЦП включает N последовательно соединенных каскадов по числу разрядов выходного кода и источник эталонного (опорного) напряжения Uo (ИЭН), знак которого совпадает со знаком входного напряжения.

Основным вариантом устройства является однополярный АЦП, в котором входное напряжение не меняет знака.

Отличительными особенностями АЦП в первом варианте является то, что каждый из N каскадов содержит дифференциальный (операционный) усилитель (ДУ) с коэффициентом усиления 2, компаратор (КОМ), два последовательно соединенных токовых ключа, вход ДУ первого каскада является входом АЦП, выход ДУ N-oro каскада является аналоговым выходом АЦП, служащим для наращивания цепочки аналогоцифрового преобразования, причем при положительном входном напряжении прямой вход ДУ соединен с прямым входом КОМ, инвертирующий вход КОМ соединен с ИЭН. Выход КОМ, являющийся одновременно цифровым (разрядным) выходом АЦП, соединен с управляющим входом первого ютюча и через инвертор - с управляющим входом второго ключа. Вход первого ключа соединен с ИЭН, выход второго ключа соединен с общей шиной (землей), а точка соединения ключей подключена к инвертирующему входу ДУ.

Второй вариант выполнения АЦП отличается от первого тем, что при отрицательном входном напряжении прямой вход ДУ соединен с инвертирующим входом КОМ, а прямой вход КОМ соединен с ИЭН.

Общая блок-схема цепочечного АЦП для положительных входных напряжений (первый вариант) приведена на фиг. 1, для отрицательных входных напряжений (второй вариант) - на фиг. 2.

Цепочечный АЦП включает N последовательно соединенных каскадов, каждый из которых содержит ДУ 1, КОМ 2, ключи 3 и 4 и инвертор 5.

АЦП представляет собой цепочку (последовательное соединение) идентичных каскадов, поэтому достаточно ограничиться описанием одного, например, первого каскада.

Устройство (фиг. 1) работает следующим образом. При появлении на входе АЦП положительного сигнала КОМ 2 производит сравнение этого напряжения с опорным напряжением UQ, величина которого выбирается равной цене старщего разряда (например, половине максимального значения входного напряжения). Если напряжение на входе превысит UQ. на выходе КОМ 2 появится логическая (лог.)1, которая откроет ключ 3 и (через инвертор 5) запрет ключ 4; таким образом, на инвертирующий вход ДУ 1 будет подано опорное напряжение UQ. Если же

напряжение на входе будет меньше UQ, на выходе КОМ 2 появится лог. О, который закроет ключ 3 и откроет ключ 4: на инвертирующий вход ДУ 1 в этом случае будет подано напряжение, равное 0. Таким образом, на выходе КОМ 2появится значение первого (старшего) разряда выходного кода, а ДУ 1 усилит в 2 раза разность напряжений на прямом и инверсном входе; в любом случае, эта разность по величине будет меньше цены разряда (в предельном случае - равна), а выходное напряжение ДУ 1 не будет превышать максимального значения напряжения на входе. Выходное напряжение первого ДУ 1 подается на входы ДУ и компаратора второго каскада; здесь в точности повторяется описанный процесс., в результате которого на выходе компаратора второго каскада появляется значение второго разряда выходного кода, а усиленный в 2 раза разностный сигнал поступает на следуюш;ий каскад и так далее по цепочке до последнего компаратора и последнего ДУ.

При отрицательном входном напряжении (второй вариант) структурная схема устройства остается такой же, но прямой вход ДУ 1 подается одновременно на инверсный вход КОМ 2, а отрицательное эталонное напряжение -Uo подается на прямой вход КОМ 2. Работа устройства (фиг. 2) описывается аналогично: если входное напряжение не превышает по модулю Uo , на выходе КОМ 2 будет лог. О, которым закроется ключ 3 и откроется ключ 4, и на инвертирующий вход ДУ 1 будет подано напряжение, равное 0. Если же модуль входного напряжения преUo , на высит

ключ 4 закроется, и на инвертирующий вход ДУ 1 будет подано напряжение, равное (-Uo); ДУ 1 произведет вычитание входного и опорного напряжений. Дальнейшая работа устройства протекает точно так же, как и для случая входного сигнала положительной полярности (первый вариант). выходе компаратора будет лог. 1, ключ 3 откроется, а

Как видно из приведенного описания и рисунков, в устройстве отсутствуют какие-либо внешние тактирующие или синхронизирующие импульсы, и быстродействие АЦП определяется исключительно скоростью распространения сигнала в аналоговых цепях. Применяя широкополосные (быстродействующие) ДУ и компараторы, время установления сигнала во всей цепи можно свести до весьма малых величин (порядка наносекунд); тем самым обеспечивается очень высокое быстродействие.

При соблюдении требуемых правил точности изготовления деталей и узлов и в силу того, что АЦП построен из простых однородных структур, разрядность цепочечного АЦП можно наращивать теоретически до любой величины. Этим достигается повышение разрядности преобразования.

ИСТОЧНИКИ ПО УРОВНЮ ТЕХНИКИ

I. Прототип и аналог.

1.Pipeline ADCs come of age. Maxim Engineering Journal. 1999. vol. 33 (прототип: с. 5,9).

2.A.c. СССР № 1677872, МПК НОЗМ 1/18, опубл. 20.08.99: БИ. 1999. № 23, с. 338-339 (аналог).

II. Дополнительные источники по уровню техники:

3.Заявка РФ № 98101746, МПК НОЗМ 3/00, 3/04, опубл. 20.11.99: БИ, 1999,№32, с. 63.

4.Пат. РФ № 2101859, МПК НОЗМ 1/48, опубл. 10.01.98: БИ, 1998. № 1, с. 428.

5.Пат. РФ №2110886, МПК НОЗМ 1/34, опубл. 10.05.98: БИ. 1998. . 13, с. 398 6.Пат. РФ № с. 504. 7.Заявка РФ №8, с. 176-177 2107388, МПК НОЗМ 1/10, опубл. 20.03.98: БИ. 1998, № 8, № 96101790, МПК НОЗМ 1/34, опубл. 20.03.98: БИ. 1998,

Claims (2)

1. Цепочечный аналого-цифровой преобразователь (АЦП), включающий N последовательно соединенных каскадов по числу разрядов выходного кода и источник эталонного напряжения (ИЭН), знак которого совпадает со знаком входного напряжения, отличающийся тем, что каждый из N каскадов содержит дифференциальный усилитель (ДУ) с коэффициентом усиления 2, компаратор (КОМ), два соединенных последовательно токовых ключа, вход ДУ первого каскада является входом АЦП, выход ДУ N-го каскада является аналоговым выходом АЦП, служащим для наращивания цепочки аналого-цифрового преобразования, причем при положительном входном напряжении прямой вход ДУ соединен с прямым входом КОМ, инвертирующий вход КОМ соединен с ИЭН, выход КОМ, являющийся одновременно цифровым (разрядным) выходом каскада АЦП, соединен с управляющим входом первого ключа и через инвертор - с управляющим входом второго ключа, вход первого ключа соединен с ИЭН, выход второго ключа соединен с общей шиной (землей), а точка соединения ключей подключена к инвертирующему входу ДУ.

2. Цепочечный аналого-цифровой преобразователь (АЦП), включающий N последовательно соединенных каскадов по числу разрядов выходного кода и ИЭН, знак которого совпадает со знаком входного напряжения, отличающийся тем, что каждый из N каскадов содержит ДУ с коэффициентом усиления 2, КОМ, два соединенных последовательно токовых ключа, вход ДУ первого каскада является входом АЦП, выход ДУ N-гo каскада является аналоговым выходом АЦП, служащим для наращивания цепочки аналого-цифрового преобразования, причем при отрицательном входном напряжении прямой вход ДУ соединен с инвертирующим входом КОМ, прямой вход КОМ соединен с ИЭН, выход КОМ, являющийся одновременно цифровым (разрядным) выходом каскада АЦП, соединен с управляющим входом первого ключа и через инвертор - с управляющим входом второго ключа, вход первого ключа соединен с ИЭН, выход второго ключа соединен с общей шиной (землей), а точка соединения ключей подключена к инвертирующему входу ДУ.