RU1824674C - Счетчик в коде Гре - Google Patents

Счетчик в коде Гре

Info

Publication number
RU1824674C
RU1824674C SU914936439A SU4936439A RU1824674C RU 1824674 C RU1824674 C RU 1824674C SU 914936439 A SU914936439 A SU 914936439A SU 4936439 A SU4936439 A SU 4936439A RU 1824674 C RU1824674 C RU 1824674C
Authority
RU
Russia
Prior art keywords
output
input
transistor
elements
exclusive
Prior art date
Application number
SU914936439A
Other languages
English (en)
Inventor
Леонид Павлович Демин
Original Assignee
Военный Инженерный Краснознаменный Институт Им.А.Ф.Можайского
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Военный Инженерный Краснознаменный Институт Им.А.Ф.Можайского filed Critical Военный Инженерный Краснознаменный Институт Им.А.Ф.Можайского
Priority to SU914936439A priority Critical patent/RU1824674C/ru
Application granted granted Critical
Publication of RU1824674C publication Critical patent/RU1824674C/ru

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

Изобретение относитс  к устройствам вычислительной техники и может быть ис пользовано при разработке новых серий логических элементов Цель изобретени  состоит в повышении надежности работы счетчика за счет применени  в качестве эле ментов пам ти повторителей у которых выходы через резисторы соединены с их входами Счетчик в коде Гре  содержит п ть разр дов каждый vn которых содержит транзистор, диод резистор повторитель три элемента ИСКЛЮЧАЮЩЕЕ ИПИ ЧРТЫ ре элемента НЕ, два элемента И 2 ил

Description

Изобретение относитс  к устройствам вычислительной техники и может быть использовано при разработке новых серий логических элементов
Целью изобретени   вл етс  повышение надежности pd6oTbi счетчика
Принципиальна  электрическа  схема счетчика представлена на фиг 1
Счетчик в коде Гре  подсчитывает не количество импульсов а количество изменений состо ни  входного CHI нэпа Поэтому дл  подсчета 16 импульсов он содержит не 4, а 5 двоичн.1/ разр дов где элементами пам ти  вл ютс  логические повторители 1-5 Выходы повторителей 6 10 через резисторы 11-15 соединены с их входами. К входам повторитепей подключены соответственно иоллекторы транзисторов 16-20 и аноды диодог) 21-25 Базар транзистора 16 через резистор 26 подключена к входу счетчика27 Кагоды диодов21 25 подключены к шине Сброс 28 Эмиттер транзистора 16 подключен к выходу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 29 Вход элемента НЕ 30 под ключей к входу счетчика импульсов 27 а выход - к второму входу элемента И 31 и к первому входу элемента И 32 Выход первого повторител  6 подключен к входу элемента НЕ 33 и к первому входу элемента И 31 выход которого через резистор 34 подключен к базе транзистора 17 Эмиттер транзистора 17 подключен к выходу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 35 и к второму входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 29 Выход второго повторител  7 подключен к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 29 к входу элемента НЕ 36 и к первому входу элемента И 37, выход которого рези стор 38 подключен к базе транзистора 18 Выход элемента НЕ 33 подключен к второму
00
ю
4 О iXl
входу элемента И 32, выход которого подключен к второму входу элемента И 37 и к первому входу элемента И 39. Эмиттер транзистора 18 подключен к выходу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 40 и к второму входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 35. Выход третьего повторител  8 подключен к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛ И 35, к входу элемента НЕ 41 и к первому входу элемента И 42, выход которого через резистор 43 подключен к базе транзистора 19. Выход элемента НЕ 36 подключен к второму входу элемента И 39, выход которого подключен к второму входу элемента И 42 и к первому входу элемента И 44. Эмиттер транзистора 19 подключен к выходу элемента НЕ 45 и к второму входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 40. Выход четвертого повторител  9 подключен к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 40 и к эмиттеру транзистора 20. Выход элемента НЕ 41 подключен к второму входу элемента И 44, выход которого через резистор 46 подключен к базе транзистора 20. Выход п того повторител  10 подключен к входу элемента НЕ 45.
Работа счетчика в коде Гре  состоит в следующем. При подаче низкого уровн  потенциала (сигнала 0) на вход (сброс) 28 все повторители устанавливаютс  в состо ние 0. На выходах счетчиков 6-10 будет низкий уровень потенциала. При наличии низкого уровн  потенциала на счетном входе 27 транзисторы 16-19 будут закрыты. На базу транзистора 16 поступает сигнал 0 с входа 27, а на базы транзисторов 17-19 поступают сигналы 0 соответственно с выходов элементов И 31, 37, 42, на первые входы которых подаютс  соответственно сигналы 0 с выходов повторителей 6-8. На базутранзи- стора 20 подаетс  сигнал 1, но на вход повторител  5 подаетс  сигнал 0, так как на эмиттер транзистора 20 подаетс  сигнал 0 с выхода повторител  9. При изменении сигнала с 0 на 1 на входе 28 состо ние повто- рителей не мен етс .
С приходом первого импульса на вход 27 открываетс  транзистор 16. Все элементы 29, 35, 40 наход тс  в состо нии 1, так как на первые входы этих элементов посту- паютсигналы 0 с выходов повторителей 7-9, а на вторые входы поступают сигналы 1 на элемент 29 с выхода элемента 35, на вход элемента 35 с выхода элемента 40, на вход элемента 40 с выхода элемента НЕ 45. С выхода элемента 29 подаетс  сигнал 1 на эмиттер транзистора 16. Повторитель 1 переходит в состо ние 1. С исчезновением импульса на входе 27 переходит в состо ние 1 элемент НЕ 30 и элемент И 31. Открываетс  транзистор 17 и переходи в состо ние 1 повторитель 2. При этом на выходе элемента 29 по вл етс  сигнал 0, так как на обоих его входах будут сигналы 1. С приходом второго импульса открываетс  транзистор 16 и повторитель 1 переходит в состо ние 0. С исчезновением второго импульса открываютс  элементы И 32, 37 и повторитель 3 переходит в состо ние 1. Дальнейшую работу счетчика в коде Гре  удобнее рассматривать по временной диаграмме фиг.2, по которой можно определить состо ние всех повторителей и прохождение сигналов при подаче любого импульса. Например, с приходом восьмого импульса (фиг.2) повторители 1, 2. 3, 5 будут находитьс  в состо нии 0. а повторитель 4 будет находитьс  в состо нии 1. При этом на выходе элемента НЕ 30 будет сигнал 0 и элементы И 32, 39, 44 будут закрыты. На эмиттер транзистора 20 подаетс  сигнал 1 с выхода повторител  9. С исчезновением сигнала 1 на входе 27 открываютс  элементы НЕ 30, И 32. 39, 44. Открываетс  транзистор 20 и повторитель 5 переходит в состо ние 1.
Применение предлагаемого счетчика в дискретных устройствах, универсальных или специализированных вычислительных машинах позволит значительно упростить блоки питани , что снижает стоимость, увеличивает надежность и снижает потребление электрической энергии. Один разр д предлагаемого счетчика импульсов включает сложный повторитель, два элемента 2И. элементы НЕ и ИСКЛЮЧАЮЩЕЕ ИЛИ, транзистор и два резистора. Все перечисленные элементы вместе вз тые содержат количество исходных элементов меньше, чем один триггер со счетным входом. Счет- чик импульсов 155ИЕ7, с.142 в каждом разр де содержит триггер со счетным входом, элементы 2И-НЕ, ЗИ-НЕ, 2И-ЗИ-ИЛИ. Если учесть еще простоту изготовлени  предлагаемого счетчика, то он получитс  проще и дешевпе подобного ему счетчика импульсов примерно на 40%.

Claims (1)

  1. Формула изобретени  Счетчик в коде Гре , содержащий элементы пам ти, логические элементы И, НЕ, резисторы, отличающийс  тем, что, с целью повышени  надежности работы, элементами пам ти  вл ютс  п ть логических повторителей, у которых выходы через резисторы соединены с их входами, к входу каждого повторител  подключены коллектор транзистора и анод диода, катоды диодов всех разр дов подключены к шине Сброс, база первого транзистора через резистор подключена к входу первого элемента НЕ и к входу счетчика импульсов, базы второгоп того транзисторов через резисторы подключены соответственно к выходам перво- ro-четвертого элементов И, эмиттер первого транзистора подключен к выходу первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход первого повторител  подключен к входам второго элемента НЕ и первого элемента И, выход первого элемента НЕ подключен к входам первого и п того элементов И, эмиттер второго транзистора подключен к входу первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и к выходу второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход второго повторител  подключен к входам второго элемента И, третьего элемента НЕ и первого элемента ИСКЛЮЧАЮЩЕЕЕ ИЛИ, выход второго элементаНЕ подключен к входу п того элемента И, выход которого подключен к входам второго и шестого элемента И, эмиттер
    iS
    третьего транзистора подключен к входу второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и к выходу третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход третьего повторител  подключей к входам третьего элемента И, четвертого элемента НЕ и второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход третьего элемента НЕ подключен к входу шестого элемента И, выход которого подключен к входам
    0 третьего и четвертого элементов И, эмиттер четвертого транзистора подключен к входу третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и к выходу п того элемента НЕ, выход четвертого повторител  подключен к эмиттеру п того
    5 транзисторе и к входу третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход четвертого элемента НЕ подключен к входу четвертого элемента И, выход п того повторител  подключен к входу п того элемента НЕ.
    У/
    26
    9U1, /
    Н
    п UnjlJTJTJ JTJlJnJlJTJn
    е
    i
    8 9
    10
    фиг. %
SU914936439A 1991-05-16 1991-05-16 Счетчик в коде Гре RU1824674C (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU914936439A RU1824674C (ru) 1991-05-16 1991-05-16 Счетчик в коде Гре

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU914936439A RU1824674C (ru) 1991-05-16 1991-05-16 Счетчик в коде Гре

Publications (1)

Publication Number Publication Date
RU1824674C true RU1824674C (ru) 1993-06-30

Family

ID=21574627

Family Applications (1)

Application Number Title Priority Date Filing Date
SU914936439A RU1824674C (ru) 1991-05-16 1991-05-16 Счетчик в коде Гре

Country Status (1)

Country Link
RU (1) RU1824674C (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Рогинский В Н Основы дискретной автоматики М Св зь, 1975 с 342,рис 10 26 Авторское свидетельство СССР №762205 кл Н 03 К 23/58 1980 Авторское свидетельство СССР № 953745, кл Н 03 К 23/58, 1982 A4Tjpr,Koe свидетельство СССР № 1492474,кл Н 03 К 25/58, 1989 Авторское свидетельство ССГР N кл Н 03 К1 25/56 1990 *

Similar Documents

Publication Publication Date Title
US4323982A (en) Logic circuit arrangement in the integrated MOS-circuitry technique
EP0110179B1 (en) Multi-level transfer circuitry for transmitting digital signals between integrated circuits
RU1824674C (ru) Счетчик в коде Гре
US4509182A (en) Binary counter
EP0207429A3 (en) Input circuit for fet logic
US3192406A (en) Semiconductor counting circuits using a diode matrix
US3649815A (en) Look-ahead carry for counters
US3243600A (en) Computer circuit for use as a forward counter, a reverse counter or shift register
EP0302764B1 (en) Circuit for comparing magnitudes of binary signals
US4525851A (en) Frequency generator circuit
SU388257A1 (ru)
US3549912A (en) Jk flip-flop
SU1283963A1 (ru) Оптоэлектронный модуль дл обработки изображений
SU1621083A1 (ru) Дешифратор адреса
GB893624A (en) A parallel-to-series converter for electronic computers
SU1274155A1 (ru) Оптоэлектронный модуль
SU959162A1 (ru) Регистр
RU1803974C (ru) Счетчик импульсов в Р-кодах Фибоначчи
SU653747A2 (ru) Двоичный счетчик
SU957437A1 (ru) Оптоэлектронный модуль
SU714650A1 (ru) Кольцевой счетчик
SU1262722A1 (ru) Многопороговый логический элемент
SU1175027A1 (ru) Транзисторный ключ
SU393743A1 (ru) Датчик случайных двоичных равномерно
SU595853A1 (ru) Преобразователь бипол рного сигнасигнала в однопол рный