RU1805199C - Электронный замок - Google Patents

Description

больше напр жени  в точке D, напр жение в точке В будет больше напр жени  в точке D, напр жение в точке С будет больше напр жени  в точке D, а следовательно потенциал на I входе первого сравнивающего устройства будет больше потенциала на 1 входе- первого сравнивающего устройства, потенциал на втором входе второго сравнивающего устройства 6 будет больше потенциала на первом входе второго сравнивающего устройства, потенциал на втором входе третьего сравнивающего устройства 7 будет больше потенциала на первом входе третьего сравнивающего устройства, а следовательно на первый, второй и третий входы схемы И 9 поступает положительный потенциал, следовательно, на выходе схемы И также будет положительное напр жение, оно подаётс  на усилитель мощности 12, усиливаетс  и поступает на исполнительное реле II - замок открывает- с . В случае, если хот  бы одна частота например fa fni. то через резистор Ra ток протекать не будет, напр жение на 1 и 2 входах второго сравнивающего устройства б будет одинаково и на выходе будет равно нулю, а следовательно и на выходе схемы И 9 потенциал будет равен нулю -.замок не сработает.

Таким образом, выше изложенное дока зывает возможность достижени  положительного эффекта заключающегос  в увеличении числа возбуждаемых ангармонических резонаторов и возможности осуществлени  периодической смены ключа- кварцевого резонатора, что повышает секретность замка.

Claims (1)

1. Формула из обретени 

   Электронный замок, содержащий ключ, выполненный в виде кварцевого резистора, соединенный с генератором, схему совпадени  И, св занную через усилитель мощности с входом исполнительного реле, делитель частоты, о тличающийс  тем, что, с целью повышени  секретности замка, в него введены второй делитель частоты, резисторы, схемы сравнени , последовательно включенные устройства набора пол  и цифроаналоговый преобразователь, причем одна сторона кварцевого резистора заземлена , а втора  сторона св зана с первыми входами первой, второй и третьей

   схем сравнени , через первый резистор - с входом генератора и вторым входом третьей схемы сравнени , через второй резистор - с первым входом первого делител  частоты и с вторым входом второй схемы

   сравнени , а через третий резистор - с первым входом второго делител  частоты и вторым входом первой схемы сравнени , вторые входы первого и второго делителей частоты подключены к выходу генератора, а

   третьи входы св заны с выходом цифроана- логового преобразовател , выходы схем сравнени  подключены к входам схемы совпадени  И.

   i