RU1791726C

RU1791726C - Device for linearization of characteristic of pickup

Info

Publication number: RU1791726C
Application number: SU904833145A
Authority: RU
Inventors: Владимир Иванович Федоров
Original assignee: Московское научно-производственное объединение "Измеритель"
Priority date: 1990-05-31
Filing date: 1990-05-31
Publication date: 1993-01-30

Description

- к второму выходу счетчика, а выход - к второму входу счетчика, первому вхЬду вто- рого регистра и первому входу четвертого сумматора, второй вход которого подключен к генератору тактовых импульсов, а третий - к выходу второй группы элементов 2-2И-ИЛИ, первый вход которой подключен к выходу умножител , второй вход - к выходу т(Ы|Рёра, третий :вход - к выходу триггера ч ерез греТий инвертор, четвертый вход - к выводу трер его егистра, соединенного с гтер|ым входом множител , второй §ход схемы совпадени подключен к генератору тактовых импульсов, а выход- к второму входу второго регистра, первый вход второго инвертора-сумматора соединен с источником напр жени , первый вход второй группы элементов 1/1 подключен к выходу первого регистра, второй вход - к второму выходу первого инвертора-сумматора , а выход - к третьему входу второго регистра, первый вход третьей группы элементов 2-2И-ИЛИ соединен с первым выходом диодной матрицы, второй вход - с вторым выходом диодной матрицы, третий вход через третий инвертор-сумматор соединен с первым выходом диодной матрицы, а четвертый вход через четвертый инвертор соединен с вторым выходом диодной матрицы , выход третьей группы элементов 2-2И- ИЛИ подключен к первому входу третьего сумматора, к второму входу которого под- клю чён переключатель кода, а выход третьего сумматора соединен с вторым входом делител , четвертым входом первой группы элементов 2-2И-ИЛ И и вторым входом второго инвертора-сумматора.- to the second counter output, and the output to the second counter input, the first input of the second register and the first input of the fourth adder, the second input of which is connected to the clock generator, and the third to the output of the second group of 2-2I-OR elements, the first the input of which is connected to the output of the multiplier, the second input is to the output of m (S | Ryora, the third: the input is to the output of the trigger through a warm inverter, the fourth input is to the output of the tracer of its register connected to the hetero input of the multiplier, the second matching circuitry connected to a clock and the output is to the second input of the second register, the first input of the second inverter-adder is connected to a voltage source, the first input of the second group of elements 1/1 is connected to the output of the first register, the second input to the second output of the first inverter-adder, and the output to the third input of the second register, the first input of the third group of elements 2-2I-OR connected to the first output of the diode array, the second input to the second output of the diode matrix, the third input through the third inverter-adder connected to the first output of the diode matrix, and the fourth input after h the fourth inverter is connected to the second output of the diode array, the output of the third group of elements 2-2I-OR is connected to the first input of the third adder, the code input is connected to the second input, and the output of the third adder is connected to the second input of the divider, the fourth input of the first group elements 2-2I-IL AND and the second input of the second inverter-adder.

На чертеже представлена функциональна схема устройства.The drawing shows a functional diagram of the device.

Устройство содержит первый регистр 1, первую группу элементов И 2, первый инвертор 3, вторую группу элементов И 4, второй регистр 5, имеющий вход сигнала обнулени Р и счетный вход - С, схему совпадени 6, первый инвертор-сумматор 7 с входом сигнала переноса, подключенным к источнику высокого уровн сигнала лог.1, а выход Р - сигнала переноса св зан с входом группы совпадени б и через первый инвертор 3-е входом первой группы элементов И 2, а также с входом второй группы элементов И 4. Первый сумматор 8, первый суммирующий вход которого св зан с выходом пёрйой группы элементов И, второй вход - через первый инвертор-сумматор 7 с выходом второго регистра, а выход - с входом второго сумматора 9. Генератор тактовой частоты 10 подключен к счетному входу п-разр дного счетчика 11. Выходы счетчика 11 соединены с входными шинами дешифратора 12, подключенного к диодной матрице 13, емкостью 2 N х nf . Выходы диодной матрицы 13 соединены с первыми входами третьей группы элементов 2-2И-ИЛ И 14, наThe device contains a first register 1, a first group of elements And 2, a first group of elements And 4, a second group of elements And 4, a second register 5, with the input signal zeroing P and the counting input - C, matching circuit 6, the first inverter-adder 7 with the input of the transfer signal connected to the source of a high level signal log.1, and the output P - transfer signal is connected to the input of match group b and through the first inverter, the 3rd input of the first group of elements And 2, as well as the input of the second group of elements And 4. The first adder 8, the first summing input of which is associated with the output ohm of the first group of elements AND, the second input is through the first inverter-adder 7 with the output of the second register, and the output is with the input of the second adder 9. The clock 10 is connected to the counting input of the p-bit counter 11. The outputs of the counter 11 are connected to the input the tires of the decoder 12 connected to the diode matrix 13, with a capacity of 2 N x nf. The outputs of the diode array 13 are connected to the first inputs of the third group of elements 2-2I-IL AND 14, on

вторые входы которой через третий инвертор-сумматор 15, имеющий вход сигнала переноса лог.1, подключенный к источнику высокого уровн сигналов, подключены входы диодной матрицы 13. Выход знаковогоthe second inputs of which, through the third inverter-adder 15, having the input of the transfer signal log. 1, connected to a source of a high level of signals, the inputs of the diode array 13 are connected.

разр да диодной матрицы 13 через четвертый инвертор 16 соединен с первым управл ющим входом третьей группы элементов 2-2Й-ИЛИ 14, выход которой св зан с вторым суммирующим входом третьего сумматора 17, К первому суммирующему входу третьего сумматора 17. К первому суммирующему входу третьего сумматора 17 подсоединен установочный переключатель двоичного кода 18.the discharge of the diode array 13 through the fourth inverter 16 is connected to the first control input of the third group of elements 2-2Y-OR 14, the output of which is connected to the second summing input of the third adder 17, to the first summing input of the third adder 17. To the first summing input of the third the adder 17 is connected to the installation switch of the binary code 18.

Первый управл ющий вход первой группы элементов 2-2И-ИЛИ 19 через второй инвертор 20 св зан с выходом сигнала переноса Р второго сумматора 9, который соединен с вторым управл ющим входомThe first control input of the first group of elements 2-2I-OR 19 through the second inverter 20 is connected to the output of the transfer signal P of the second adder 9, which is connected to the second control input

первой группы элементов 2-2И-ИЛИ 19 и с S-входом RS-триггера 21, Первые информационные входы первой группы элементов .2-2И-ЙЛИ 19 соединены с вторыми информационными входами этой группы черезthe first group of elements 2-2I-OR 19 and with the S-input of the RS-flip-flop 21, The first information inputs of the first group of elements .2-2I-OR 19 are connected to the second information inputs of this group through

второй инвертор-сумматор 22, подключенный к источнику высокого уровн сигналов (лог. Т ). Второй инвертор-сумматор 22 с ое- динен с вторым входом устройства делени 23, Первый вход устройства делени 23 се н,a second inverter-adder 22 connected to a high level signal source (log. T). The second inverter-adder 22 is connected to the second input of the divider 23, the first input of the divider 23 se

зан с выходом второго сумматора 9 а выход устройства делени 23 соединен с первым входом устройства умножени 24-, к второму входу которог.0 подключен выход третьего регистра 25, второй вход которого св зан сis connected with the output of the second adder 9 and the output of the division device 23 is connected to the first input of the multiplier 24-, to the second input of which 0 is connected the output of the third register 25, the second input of which is connected to

выходом второй группы элементов 2-2И- ИЛИ26. . .the output of the second group of elements 2-2I-OR26. . .

Первый управл ющий вход второй группы элементов 2-2И-ИЛИ 26 св зан с выходом RS-триггера 21, который через третийThe first control input of the second group of elements 2-2 AND-OR 26 is connected to the output of the RS-trigger 21, which through the third

инвертор 27 соединен с вторыми управл ющими входами второй группы элементов 2- 2И-ИЛИ 26, вторые входы которой св заны с выходом устройства умножени 24. Выходы второй группы элементов 2-2И-ИЛИ 26the inverter 27 is connected to the second control inputs of the second group of elements 2-2I-OR 26, the second inputs of which are connected to the output of the multiplier 24. The outputs of the second group of elements 2-2I-OR 26

подключены к четвертому сумматору 28, вход С которого св зан с генератором тактовой частоты 10 и с первым входом схемы совпадени 6. Вход сигнала обнулени Р четвертого сумматора 28 соединен с выходом элемента ЗИ-НЕ 29, входом сигнала обнулени Р счетчика 11 и входом сигнала обнулени Р второго регистра 5. К входам элемента ЗИ-НЕ 29 подсоединены выход сигнала переноса Р первого сумматора 8,connected to the fourth adder 28, the input from which is connected to the clock generator 10 and to the first input of the matching circuit 6. The input of the zeroing signal P of the fourth adder 28 is connected to the output of the ZI-NOT 29 element, the input of the zeroing signal P of the counter 11 and the input of the zeroing signal P of the second register 5. To the inputs of the element ZI-NOT 29 are connected the output of the transfer signal P of the first adder 8,

кнопка Установка 0, подключающа при нажатии вход к источнику лог,О, а также выход сигнала переноса Р счетчика 11.Setup button 0, which, when pressed, connects the input to the source log, O, as well as the output of the transfer signal P of counter 11.

Выход первого регистра 1 соединен с первым входом второй группы элементов И The output of the first register 1 is connected to the first input of the second group of elements AND

4. к второму входу которой подключен выход сигнала переноса Р первого инвертора- сумматора 7, который через первый инвертор 3 св зан с входом первой группы элементов И 2. Выходы первой группы эле- ментов-И 2 подключены к входу первого сумматора 8. Выход второй группы элементов И 4 св зан с первым входом второго регистра 5, выход которого через первый инвертор-сумматор 7 соединен с .входом сигнала переноса, подключенным к источнику высокого уровн сигналов (лог.1), соединен с вторым уммирующим входом первого сумматора 8, а выход первого сумматора 8 св зан с суммирующим входом второго сумматора 9.4. to the second input of which the output of the transfer signal P of the first inverter-adder 7 is connected, which through the first inverter 3 is connected to the input of the first group of elements 2. The outputs of the first group of elements-2 are connected to the input of the first adder 8. The second output groups of elements And 4 is connected to the first input of the second register 5, the output of which through the first inverter-adder 7 is connected to the input of the transfer signal connected to a high level signal source (log 1), connected to the second dying input of the first adder 8, and first adder output 8 is connected to the summing input of the second adder 9.

Устройство работает следующим образом .The device operates as follows.

При нажатии клавиши Установка 0 обнул етс второй регистр 5 начальной часто- ты fo2, счетчик 11, RS-триггер и четвертый сумматор 28. После прохождени цикла измерение периода частоты Т записываетс в первый регистр 1 измер емой частоты f , a по наличию нул во втором регистре 5 (сиг- нал переноса первого инвертора-сумматора 7 равен лог.1) в этот регистр записываетс результат первого измерени из первого.регистра 1 f .When the Setup key 0 is pressed, the second register 5 of the initial frequency fo2, counter 11, the RS-flip-flop and the fourth adder 28 are reset. After the cycle has passed, the measurement of the frequency period T is recorded in the first register 1 of the measured frequency f, and by the presence of zero in the second register 5 (the transfer signal of the first inverter-adder 7 is equal to log.1) the result of the first measurement from the first register 1 f is written to this register.

В дальнейшем сигнал переноса первого инвертора-сумматора 7 будет оставатьс равным лог.0 и записи нового значени f02 происходить не будет, пока не произойдет очередного обнулени во втором регистреSubsequently, the transfer signal of the first inverter-adder 7 will remain equal to log.0 and the recording of the new value f02 will not occur until another zeroing occurs in the second register

5. При повышении веса значение f в реги- стре сравниваетс со значением f02 на сумматоре 8 и разность, если она положительна , устанавливаетс на суммирующем входе сумматора 9, если же она отрицательна , то по сигналу переноса про- изводитс обнуление второго регистра 5, счетчика 11, RS-триггера 21 и четвертого сумматора 28. Счетчик 11 увеличивает свое содержимое с кьждым тактом генератора 10 и последовательно возбуждает шины де- шифратора 12, на которых распа ны разности Д|2 , вычисл емые по формуле:5. With increasing weight, the value of f in the register is compared with the value of f02 on the adder 8 and the difference, if positive, is set at the summing input of the adder 9, if it is negative, then the second register 5, the counter, is reset by the transfer signal 11, the RS-flip-flop 21 and the fourth adder 28. The counter 11 increases its content with each clock cycle of the generator 10 and sequentially drives the buses of the decoder 12, on which the differences D | 2 are calculated, calculated by the formula:

Д2-Д1-Д/2); Дп-Д1 дЈ2ЛD2-D1-D / 2); DP-D1 dЈ2L

Причем дл учета знака разностиMoreover, to take into account the sign of the difference

Д|2 (котора может быть как положительна , так и отрицательна ) предусматри5D | 2 (which can be both positive and negative) provides5

10 15 20 10 15 20

5 0 fifty

5 5

0 5 0 0 5 0

55

ваетс шина знакового разр да, где в случае отрицательного значени устанавливаетс диод.there is a sign bit line where, in the case of a negative value, a diode is mounted.

Дл остаточной нелинейности 2-3% величина Arf2 будет существенно (на 1-2 пор дка) меньше AI , величина которого распаиваетс на входе сумматора и при последовательном возбуждении шины дешифратора 12 либо складываютс с Д| , либо вычитаютс из Дт , образу значение Дт данного участка разбиени .For a residual nonlinearity of 2-3%, the value of Arf2 will be significantly (1-2 orders of magnitude) less than AI, the value of which is soldered at the input of the adder and, when the decoder bus 12 is sequentially excited, or add to D | or are subtracted from Dt to form the Dt value of a given section of the partition.

Claims

Thus, the value of the initial frequency f02 is automatically entered in the second register 5, and in the diode array 13, the value of Dm is set separately, as well as the differences that distinguish the steepness values in other sections of the partition from Dm. When the initial value of the sensor frequency moves away from the storage one, it is enough to press the Set O button with an empty platform, after which a new value of the initial frequency will be written in the second register 5. . Thus, the essence of the invention is that the value of the initial frequency f0 is written to the register automatically, after pressing the Set, 0 button, in addition, the slope value of the first section D | and differences D | -2, the value of which is significantly less than Dt, which sharply reduces the capacitance of the diode array. SUMMARY OF THE INVENTION A device for linearizing a sensor’s characteristic, comprising first, second and third registers, a first group of AND elements, a button and a zero bus, a voltage source, a counter and a switch, characterized in that four adders are inserted into it to increase accuracy. three inverters-adders, matching circuit, four inverters, three groups of 2-2I-OR elements, divider, trigger, second group of I elements, clock generator, decoder, diode matrix, ZI-NOT element and multiplier, the output being the first about the register is connected to the first input of the first group of AND elements, the output of which is connected to the first input of the first adder, the second register, the output connected to the first input of the first inverter-adder, to the second input of which the voltage source is connected, to the first output is the second input of the first adder and to the second output - the first input of the matching circuit and through the first inverter the second input of the first group of elements And, the first output of the first adder is connected to the first input of the second adder, to the second input of which the output is connected the first group of elements 2- .2 AND-OR, to the first output - the first input of the divider, and to the second output - the first input of the trigger, the first input of the first group of elements 2-2I-OR and through the second inverter the second input of this group, to the third input of which the output of the second pa-adder is connected, the first input of which is connected to the voltage source, the output of the clock generator is connected to the first input of the counter, the first output of which is connected through the decoder to the input of the diode matrix, the second output of the first adder is connected to the first input of element З AND-IE, the second input of which is connected through the button to the installation bus zero, the third input is to the second output of the counter, and the output is to the second input of the counter, the first input of the second register and the first input of the fourth adder, the second input of which is connected to the clock and the third - to the output of the second group of 2-2I-OR elements, the first input of which is connected to the output of the multiplier, the second input - to the output of the trigger, the third input - “to the output of the trigger through the third inverter, the fourth input - to the output of the third register,

connected to the first input of the multiplier, the second input of which is connected to the output of the divider, the second input of the matching circuit is connected to the clock generator, and the output to the second input of the second register, -, the first input of the second inverter-adder is connected to the voltage source, the first input the second group of AND elements is connected to the output of the first register, the second input is to the second output of the first inverter-adder, and the output is to the third input of the second register, the first input of the third group of elements 2-2I-OR is connected to the first output of the diode matrix, the second input - with the second output of the diode matrix, the third input through the third inverter-adder is connected to the first output of the diode matrix, and the fourth input through the fourth inverter is connected to the second output of the diode matrix, the output of the third group of elements 2-2Y-OR connected to the first the input of the third adder, to the second input of which a code switch is connected, and the output of the third adder is connected to the second input of the divider, the fourth input of the first group of elements 2-2I-OR and the second input of the second inverter-adder.

/

8