RU1790747C - Programmer - Google Patents
ProgrammerInfo
- Publication number
- RU1790747C RU1790747C SU914901553A SU4901553A RU1790747C RU 1790747 C RU1790747 C RU 1790747C SU 914901553 A SU914901553 A SU 914901553A SU 4901553 A SU4901553 A SU 4901553A RU 1790747 C RU1790747 C RU 1790747C
- Authority
- RU
- Russia
- Prior art keywords
- output
- inputs
- outputs
- input
- switching
- Prior art date
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
Сущность изобретени : программатор содержит дешифратор 1 адреса, три программируемых источника 2, 3 и 4 напр жени , блоки 5, 6 и 7 коммутации, количество которых соответствует числу выводов программируемого элемента, шину 8 данных, св занных с блоками коммутации. Дешифратор 1 выходами подключен к входам программируемых источников 2, 3 и 4 напр жени и входам блоков 5, 6 и 7 коммутации , Первые выходы блоков 5, 6 и 7 коммутации предназначены дл подключени к выводам программируемого элемента. Блоки 5, 6 и 7 коммутации имеют также выходы подключени к шине 12 контрол записи информации. 2 з.п. ф-лы, 3 ил.SUMMARY OF THE INVENTION: a programmer comprises an address decoder 1, three programmable voltage sources 2, 3 and 4, switching units 5, 6 and 7, the number of which corresponds to the number of outputs of the programmable element, data bus 8 connected to the switching units. The decoder 1 is connected by outputs to the inputs of the programmable voltage sources 2, 3 and 4 and the inputs of the switching units 5, 6 and 7, The first outputs of the switching units 5, 6 and 7 are intended to be connected to the terminals of the programmable element. The switching units 5, 6 and 7 also have outputs for connecting to the information recording control bus 12. 2 s.p. f-ly, 3 ill.
Description
VJ о оVJ oh oh
22
МM
kk
Изобретение относитс к электронике, в частности к устройствам дл перепрограммировани объектов, например испытательных комплексов двигателей внутреннего сгорани .5The invention relates to electronics, in particular to devices for reprogramming objects, for example, test complexes of internal combustion engines.
Известен программатор испытательного комплекса двигателей внутреннего сгорани , содержащий блоки коммутации с информационными входами и блок контрол , св занный через шину контрол с каж- 10 дым блоком коммутации.A programmer for a test complex of internal combustion engines is known, comprising switching units with information inputs and a control unit connected via a control bus to each 10 switching unit.
Данный программатор обеспечивает при необходимости содержание микросхем пам ти Комплекса, что обеспечивает замену программы испытаний.15This programmer provides, if necessary, the content of the memory chips of the Complex, which ensures the replacement of the test program.15
Однако известное техническое решение обеспечивает программирование только используемых именно в данном комплексе микросхем, причем в очень узких 20 пределах, что позвол ет мен ть лишь исходные параметры программы испытаний, без смены самой программы испытаний. Кроме того, данный программатор не мен ет обратной св зи по работе испытываемого дви- 25 га-гел и he позвол ет в процессе испытаний оперативно, в зависимости от обсто тельств , перепрограммировать микросхемы пам ти, в которых хранитс программа испытаний ,30However, the well-known technical solution only allows programming of the microcircuits used in this particular complex, and within very narrow 20 limits, which allows only the initial parameters of the test program to be changed, without changing the test program itself. In addition, this programmer does not change the feedback on the operation of the test gel 25 gel and he allows in the test process to quickly, depending on circumstances, reprogram the memory chips in which the test program is stored, 30
Частично эти недостатки устранены в техническом решении по авт.св. СССР Ms 1575081, М.кл.6 01 М 15/00, 1987, которое как наиболее близкое прин то за прототип. Программатор дл испытательно- 35 го комплекса двигателей внутреннего сгорани согласно прототипу содержит блоки коммутации синформационными иуправл - ющими входами, устройство выбора блока коммутации, каждый из выходов которого 40 подключен к управл ющему входу одного из блоков коммутации, и блок контрол , св занный через шину контрол с соответствующими выходами каждого блока коммутации.45Partially, these shortcomings are eliminated in the technical solution for ed. USSR Ms 1575081, M.C. 6 01 M 15/00, 1987, which, as the closest, was adopted for the prototype. The programmer for the test complex of 35 internal combustion engines according to the prototype comprises switching blocks with synformation and control inputs, a device for selecting a switching block, each of which 40 outputs is connected to a control input of one of the switching blocks, and a control unit connected via a control bus with the corresponding outputs of each switching unit. 45
Известное техническое решение позвол ет перепрограммировать микросхемы па- м ти испытательного стенда, мен не только параметры программы испытаний, но саму программу испытаний, в том числе 50 и в процессе самих испытаний.The well-known technical solution allows reprogramming the memory chips of the test bench, changing not only the parameters of the test program, but the test program itself, including 50 during the tests themselves.
Однако данный программатор в состо нии пере| программировать только один тип микросхем, так как его конструкци не позвол ет одновременно мен ть напр жение 55 и ток выходного сигнала, что ограничивает возможности использовани устройства.However, this programmer is in a state of transition | only one type of microcircuit can be programmed, since its design does not allow simultaneously changing the voltage 55 and the current of the output signal, which limits the possibilities of using the device.
Цель изобретени - расширение функциональных возможностей программатора ..The purpose of the invention is the expansion of the functionality of the programmer ..
Поставленна цель достигаетс тем, что программатор, содержащий блоки коммутации с информационными и управл ющими входами, устройство выбора блока коммутации , каждый выход которого подключен к управл ющему входу одного из блоков коммутации , блок контрол , св занный через шину контрол с соответствующим выходом каждого блока коммутации, имеет первый, второй и третий программируемые источники напр жени , каждый из которых выполнен с двум входами, количество блоков коммутации определ етс числом выводов блока элементов программируемой пам ти, каждый блок коммутации выполнен с п тью входами и трем выходами, устройство выбора блока коммутации выполнено в виде дешифратора, информационный вход и вход разрешени которого совмещены соответственно со входом адреса и входом управлени программатора, причем первые входы программируемых источников напр жени и четвертые входы блоков коммутации св заны с соответствующими лини ми информационной шины программатора, вторые входы каждого программируемого источника напр жени и п тые входы блоков коммутации подключены каждый к одному из выходов дешифратора последовательно , начина с первого выхода, выходы первого, второго и третьего программируемых источников напр жени под- ключены соответственно к первому, второму и третьему входу каждого блока коммутации: первые выходы блока коммутации выполнены в виде соответствующих выходов программатора и образуют первую группу его выходов, второй выход каждого блока коммутации св зан с его первым выходом через ограничительный резистор, а третьи выходы каждого блока коммутации образуют вторую группу выходов программатора , подключаемую к шине контрол по соответствующим лини м.This goal is achieved in that the programmer containing the switching units with information and control inputs, a device for selecting a switching unit, each output of which is connected to the control input of one of the switching units, a control unit connected via a control bus to the corresponding output of each switching unit has first, second and third programmable voltage sources, each of which is made with two inputs, the number of switching blocks is determined by the number of outputs of the block of elements to the programmer My memory, each switching unit is made with five inputs and three outputs, the device for selecting the switching unit is made in the form of a decoder, the information input and the resolution input of which are combined respectively with the input address and the control input of the programmer, the first inputs of programmable voltage sources and the fourth the inputs of the switching blocks are connected to the corresponding lines of the information bus of the programmer, the second inputs of each programmable voltage source and the fifth inputs of the switching blocks are connected each to one of the outputs of the decoder in series, starting from the first output, the outputs of the first, second and third programmable voltage sources are connected respectively to the first, second and third input of each switching unit: the first outputs of the switching unit are made in the form of the corresponding outputs of the programmer and form the first group of its outputs, the second output of each switching unit is connected to its first output through a limiting resistor, and the third outputs of each switching unit form a second group of outputs The programmer is connected to the control bus via the corresponding lines.
Достигаемый положительный эффект может быть дополнительно усилен за счет того, что каждый блок программируемого источника напр жени содержит регистр, информационный вход и вход записи которого совмещены соответственно с первым и вторым входами программирующего источника напр жени , выход регистра через цифроаналоговый преобразователь подключен ко входу усилител мощности, причем последний выполнен на базе операционного усилител и двухтактного усилител тока,а выход усилител мощности вл етс выходом программируемого источника напр жени , а также за счет того, что каждый блок коммутации содержит регистр,The achieved positive effect can be further enhanced due to the fact that each block of the programmed voltage source contains a register, the information input and recording input of which are combined with the first and second inputs of the programming voltage source, the register output is connected to the input of the power amplifier through a digital-to-analog converter, moreover, the latter is based on an operational amplifier and a push-pull current amplifier, and the output of the power amplifier is the output of a programmable source voltage, and also due to the fact that each switching unit contains a register,
информационный вход и вход записи которого совмещены соответственно с четвертым и п тым входом блока коммутации: первый, второй и третий ключи, каждый из которых выполнен с двум выходами и двум входами, и четвертый ключ, имеющий один вход и два выхода, вторые входы первого , второго и третьего ключей и вход четвертого ключа подсоединены соответственно к первому, второму, третьему и четвертому разр дам регистра, вход четвертого ключа дополнительно подключен ко вторым выходам первого, второго и третьего ключей, первые входы которого совмещены соответственно с первым, вторым и третьим входом блока коммутации, а первые выходы первого, второго и четвертого ключей соединены между собой и совмещены с первым выходом блока коммутации, второй выход которого совмещен с выходом третьего ключа, причем второй выход четвертого ключа совмещен с третьим выходом блока коммутации.the information input and recording input of which are combined respectively with the fourth and fifth input of the switching unit: the first, second and third keys, each of which is made with two outputs and two inputs, and a fourth key having one input and two outputs, second inputs of the first, the second and third keys and the input of the fourth key are connected respectively to the first, second, third and fourth bits of the register, the input of the fourth key is additionally connected to the second outputs of the first, second and third keys, the first inputs of which are placed respectively with the first, second and third input of the switching unit, and the first outputs of the first, second and fourth keys are interconnected and combined with the first output of the switching unit, the second output of which is combined with the output of the third key, and the second output of the fourth key is combined with the third output switching unit.
Сущность изобретени по сн етс чертежами , где на фиг.1 представлена функциональна схема программатора; на фиг.2 - принципиальна схема программируемого источника напр жени (ПИН); на фиг.З - принципиальна схема блока коммутации .The invention is illustrated by drawings, in which Fig. 1 is a functional diagram of a programmer; Fig. 2 is a schematic diagram of a programmable voltage source (PIN); in Fig.3 is a schematic diagram of a switching unit.
Программатор содержит дешифратор 1 адреса, выполненный с информационным входом и входом разрешени , первый, второй и третий ПИН 2, 3 и 4, каждый из которых снабжен двум входами, первый, второй и N-й блоки 5, 6 и 7 коммутации по числу выводов программируемого элемента , каждый из которых выполнен с п тью входами и трем выходами. Первые входы ПИН 2, 3 и 4 и четвертые входы блоков 5, 6 и 7 коммутации подсоединены к шине 8 данных , а вторые входы ПИН 2, 3 и 4 и п тые входы блоков 5, 6 и 7 подключены к одному из выходов дешифратора 1, последовательно , начина с первого выхода, Выходы первого , второго и третьего ПИН 2, 3 и 4 подключены соответственно с первому, второму и третьего входу каждого блока коммутации . Первые входы первого, второго и N-ro блоков 5, 6 и 7 коммутации вл ютс соответственно первым, вторым и N -ым выходом программатора и служат дл подключени к выводам программируемого элемента. Вторые выходы каждого блока коммутации св заны с соответствующим выходом программатора через ограничительные резисторы 9, 10 и 11. Третьи выходы каждого из блоков коммутации подсоединены к соответствующей линии шины 12 контрол записи.The programmer contains an address decoder 1 made with an information input and a permission input, the first, second and third PINs 2, 3 and 4, each of which is equipped with two inputs, the first, second and Nth switching blocks 5, 6 and 7 according to the number of outputs a programmable element, each of which is made with five inputs and three outputs. The first inputs of PINs 2, 3 and 4 and the fourth inputs of blocks 5, 6 and 7 are connected to the data bus 8, and the second inputs of PINs 2, 3 and 4 and the fifth inputs of blocks 5, 6 and 7 are connected to one of the outputs of the decoder 1 , sequentially, starting from the first output, The outputs of the first, second and third PINs 2, 3 and 4 are connected respectively with the first, second and third input of each switching unit. The first inputs of the first, second and N-ro blocks 5, 6 and 7 are respectively the first, second and N-th output of the programmer and are used to connect to the terminals of the programmable element. The second outputs of each switching unit are connected to the corresponding output of the programmer through the limiting resistors 9, 10 and 11. The third outputs of each of the switching units are connected to the corresponding line of the write control bus 12.
Подключение выводов питани программируемого элемента осуществл етс через блоки коммутации к выходу четвертого ПИН (условно не показан).The power terminals of the programmable element are connected via switching blocks to the output of the fourth PIN (not shown conditionally).
Каждый ПИН содержит регистр 13, выход которого через цифроаналоговый преобразователь 14 (ЦАП) подключен к входу усилител 15, а выход последнего вл етс выходом ПИН. Информационный вход иEach PIN contains a register 13, the output of which is connected to the input of amplifier 15 through a digital to analog converter 14 (DAC), and the output of the latter is the output of PIN. Information input and
0 вход записи регистра 13 совмещены соответственно с первым, вторым входами ПИН.0 input register entries 13 are aligned respectively with the first, second inputs of the PIN.
Каждый блок коммутации содержит регистр 16, снабженный информационнымEach switching unit contains a register 16, equipped with information
5 входом и входом записи, первый, второй, третий и четвертый ключи 7, 18, 19 и 20, каждый из которых выполнен с двум входами и двум выходами, кроме ключа 20. Вторые входы первого, второго, третьего и вход5 by the input and the input of the record, the first, second, third and fourth keys 7, 18, 19 and 20, each of which is made with two inputs and two outputs, except key 20. The second inputs of the first, second, third and input
0 четвертого ключа 17,18,19 и 20 подключены соответственно к первому, второму, третьему и четвертому разр дам регистра 16. Вход четвертого ключа дополнительно соединен с вторыми выходами первых трех клю5 чей 17, 18 и 19 совмещены соответственно с первым, вторым и третьим входам блока коммутации, четвертый и п тый входы которого совмещены соответственно с информационным входом и входом записи0 of the fourth key 17,18,19 and 20 are connected respectively to the first, second, third and fourth bits of the register 16. The input of the fourth key is additionally connected to the second outputs of the first three keys5, 17, 18 and 19 are combined with the first, second and third the inputs of the switching unit, the fourth and fifth inputs of which are aligned respectively with the information input and recording input
0 регистра 16.0 register 16.
Первые выходы первого, второго и четвертого ключей 17,18 и 20 соединены между собой и совмещены с первым выходом блока коммутации, второй выход которого со- 5 вмещен с выходом третьего ключа 19, Второй выход четвертого ключа 20 совмещен с п тым выходом блока коммутации.The first outputs of the first, second and fourth keys 17,18 and 20 are interconnected and combined with the first output of the switching unit, the second output of which 5 is aligned with the output of the third key 19, The second output of the fourth key 20 is combined with the fifth output of the switching unit.
Программируемый источник напр жени выполнен на базе ЦАП Д1, операцион0 ного усилител Д2 и включенного на выходе усилител мощности на транзисторах VT1...VT5.The programmable voltage source is based on the DAC D1, operational amplifier D2 and the power amplifier connected to the output by transistors VT1 ... VT5.
Число разр дов на входе ЦАП определ етс диапазоном сигнала на выходе ПИН иThe number of bits at the input of the DAC is determined by the range of the signal at the output of the PIN and
5 необходимой точностью изменени указанного сигнала. Например дл диапазона задаваемых значений выходного напр жени от 0,5...30 В. и заданным дискретным шагом изменени выходного сигнала 0,12 В , могут5 by the necessary accuracy in varying said signal. For example, for a range of set values of the output voltage from 0.5 ... 30 V. and a given discrete step of changing the output signal of 0.12 V,
0 быть использованы 8 разр дов дл кодировани заданного сигнала.0, 8 bits can be used to encode a given signal.
ЦАП Д1 обеспечивает преобразование двоичного кода с выхода регистра 13 в токовый сигнал, поступающий на инвертирую5 щий вход операционного усилител Д2, который формирует на своем выходе сигнал напр жени , пропорциональный заданному значению выходного сигнала ПИН. Усиление по напр жению сигнала с выхода операционного усилител обеспечиваетс DAC D1 converts the binary code from the output of register 13 into a current signal supplied to the inverting input of the operational amplifier D2, which generates a voltage signal proportional to the set value of the PIN output signal. The voltage amplification of the signal from the output of the operational amplifier is provided
транзистором VT1. Усиление сигнала с коллектора транзистора VT1 по току осуществ- л етс транзисторами VT1 и VT4. Возможность формировани на выходе ПИН сигнала отрицательной пол рности обеспечиваетс транзисторами VT3 и VT5, а его ограничение по величине стабилитроном Vfl1.transistor VT1. The current signal is amplified from the collector of transistor VT1 by transistors VT1 and VT4. The possibility of generating a negative polarity signal at the PIN output is provided by transistors VT3 and VT5, and its limitation in magnitude is made by a zener diode Vfl1.
Необходима точность поддержани величины напр жени на выходе ПИН при изменении режима его работы, например токонагру ки, обеспечиваетс параметрами элементов цепи обратной св зи, содержащей резистор R1 и внутреннее сопротивление РОС цХп.The necessary accuracy of maintaining the voltage at the output of the PIN when changing its operating mode, for example, current loading, is provided by the parameters of the elements of the feedback circuit containing the resistor R1 and the internal resistance of the POC cxn.
Первый, второй и третий ключи каждого блока коммутации (фиг.З) выполнены на транзисторах VT1, VT2, диодах УД1.../Д4 и резисторах R1...R3.The first, second and third switches of each switching unit (Fig. 3) are made on transistors VT1, VT2, diodes UD1 ... / D4 and resistors R1 ... R3.
База транзистора VT1 совмещена со вторым входом ключа. Коммутатор транзистора VT2 через диод VT3, обеспечивающий устранение обратного напр жени на транзисторе VT2, св зан с первым выходом ключа . Диод /Д4 исключает возможность прохождени сигнала с коллектора VT3 на второй выход ключа при сигнале уровн логического нул в четвертом разр де на выходе регистра RG.The base of transistor VT1 is aligned with the second key input. The switch of the transistor VT2 through the diode VT3, providing the elimination of the reverse voltage on the transistor VT2, is connected with the first output of the key. Diode / D4 eliminates the possibility of the signal passing from the VT3 collector to the second output of the key when the signal is a logic zero in the fourth bit at the output of the RG register.
Четвертый ключ содержит транзистор VT3, диодА/Д5 и /Д6 и резисторы R4...R6. Вход четвёртого ключа через диод УД5 подключен к базе транзистора VT3, коллектор которого совмещен с первым выходом четвертого ключа, а второй выход последнего подключен к источнику напр жени уровн логической единицы через регистр R5.The fourth key contains a transistor VT3, diode A / D5 and / D6 and resistors R4 ... R6. The input of the fourth key through the UD5 diode is connected to the base of transistor VT3, the collector of which is combined with the first output of the fourth key, and the second output of the last is connected to the voltage source of the level of the logic unit through register R5.
Выбор канала передачи сигнала с входов блока коммутации обеспечиваетс формированием на выходе регистра RG кода, содержащего логическую единицу в четвертом разр де и в разр де, соответствующему заданному каналу передачи. Например, дл передачи на выход блока коммутации сигнала с первого его входа на выходе регистра формирует код 1001. В этом случае блока коммутации работает следующим образом:The choice of a signal transmission channel from the inputs of the switching unit is provided by the formation at the output of the RG code register containing a logical unit in the fourth bit and in the bit corresponding to a given transmission channel. For example, to transmit the signal to the output of the switching unit from its first input, the code 1001 is generated at the register output. In this case, the switching unit works as follows:
- если величина напр жени Hi на первом входе блока коммутации составл ет - 0,5...0В, то диод /Д1 первого ключа открыт и шунтирует переход база-эммитер транзистора Vtl, что обеспечивает закрытое состо ние первого ключа.- if the voltage value Hi at the first input of the switching unit is 0.5 ... 0 V, then the diode / D1 of the first switch is open and the base-emitter junction of the transistor Vtl is shunted, which ensures the closed state of the first switch.
Напр жение уровн логической единицы на четвертом выходе регистра RG и базе транзистора VT3 четвертого ключа обеспечивает на Нервом выходе блока коммутации сигнала с уровнем логического нул .The voltage of the level of the logical unit at the fourth output of the RG register and the base of the transistor VT3 of the fourth key provides at the Nervous output of the signal switching unit with a logic level of zero.
- если величина напр жени на первому входу блока коммутации превышает уровень логической единицы, то диод Д1 закрыт, а транзисторы Т1 и Т2 открыты,- if the voltage at the first input of the switching unit exceeds the level of a logical unit, then the diode D1 is closed, and the transistors T1 and T2 are open,
обеспечива прохождение сигнала на первый выход коммутации. Открытый транзистор Т1 обеспечивает шунтирование перехода база-эмиттер транзистора ТЗ и его быстрое закрытие, что исключает воз0 можность протекани сквозного тока через транзисторы Т1 и ТЗ.ensuring the passage of the signal to the first switching output. An open transistor T1 provides shunting of the base-emitter junction of the transistor TK and its quick closure, which excludes the possibility of passing current through the transistors T1 and TK.
Диод Д2 исключает шунтирование перехода база-эмиттер транзистора ТЗ делителем Р2 и РЗ первого ключа при низкихDiode D2 eliminates the shunting of the base-emitter junction of the transistor TK by the divider P2 and RZ of the first key at low
5 значени х входного напр жени Hi.5 input voltage values Hi.
Диод Д5 четвертого ключа компенсирует пр мое падение напр жени на диоде Д4 первого ключа, обеспечива надежное запирание транзистора ТЗ. .The diode D5 of the fourth switch compensates for the direct voltage drop across the diode D4 of the first switch, ensuring reliable locking of the transistor TK. .
0 Аналогичным образом блок коммутации работает при передаче входных напр жений И2 и Из через второй и третий ключи, при этом на выходе регистра PC формируют коды 1010 и 1100.0 In a similar way, the switching unit works when transmitting the input voltages I2 and Iz through the second and third switches, and the codes 1010 and 1100 are generated at the output of the PC register.
5Если на выходе регистра PC присутствует код 0000, все четыре ключа блока коммутации закрыты, а на его первом выходе формируетс сигнал логической единицы .5If the code 0000 is present at the output of the PC register, all four keys of the switching unit are closed, and a logical unit signal is generated at its first output.
0 Программатор работает следующим образом .0 The programmer works as follows.
Перед программированием в каждом цикле записи данных по выбранному адресу производитс последовательна загрузкаBefore programming, in each cycle of data recording, the selected address is sequentially loaded
5 данных в регистры ПИН 2, 3 и 4 блоков коммутации 5, 6 и 7. Дл этого на шину 8 данных подают код заданного напр жени и коды выбора ключей блоков коммутации, а на шину адреса дешифратора 1 подают5 data to the PIN registers 2, 3, and 4 of the switching units 5, 6, and 7. For this, a set voltage code and key selection codes for the switching units are supplied to the data bus 8, and the decoder address 1 is fed to the address bus
0 код выбора одного из регистров элементов 2,..7. Формирование указанных кодов производ т с помощью ЭВМ по заданной программе обработки исходных дл программировани элементов пам ти дан5 ных, В момент прихода сигнала на вход разрешени дешифратора 1 на одном из его выходов, номер которого соответствует заданному коду выбора регистра элементов 2...7, по вл етс сигнал, обеспечивающий0 code to select one of the element registers 2, .. 7. These codes are generated using a computer according to a given program for processing the source data for programming data memory elements5, at the time the signal arrives at the enable input of the decoder 1 at one of its outputs, the number of which corresponds to the specified code for selecting the register of elements 2 ... 7, a signal appears that provides
0 разрешение записи информации с шины данных в регистр одного из элементов 2...7. Запись информации в регистры ПИН производ т последовательно, после чего осущест- вл управление ключами блоков0 permission to write information from the data bus to the register of one of the elements 2 ... 7. Information is recorded in PIN registers sequentially, after which block keys are managed
5 коммутации, обеспечива прохождение напр жени одного из трех уровней (с выхода одного из трех ПИН) на выводы программируемого элемента пам ти,5 switching, ensuring the passage of voltage of one of the three levels (from the output of one of the three PINs) to the terminals of the programmable memory element,
При этом передача уровн напр жени с выхода первого ПИН 2 на вход разрешени записи одной из микросхем программируемого элемента пам ти обеспечивает возможностьвыбора каждой программируемой микросхемы в заданный момент времени (цикл программировани ).In this case, the transmission of the voltage level from the output of the first PIN 2 to the write enable input of one of the microcircuits of the programmable memory element enables the selection of each programmable microcircuit at a given point in time (programming cycle).
Сигнал напр жени И2 с выхода второго ПИН 3 поступает через ключи блока коммутации к выводам управлени программировани , стиранием или адреса в зависимости от типа программируемой микросхемы.The voltage signal I2 from the output of the second PIN 3 enters through the keys of the switching unit to the conclusions of the programming, erasing, or address control, depending on the type of programmable chip.
Уровень напр жени на выходе третьего ПИН 4 подают на выходы данных программируемого элемента пам ти, обеспечива запись необходимой информации в чейки пам ти по адресу, установленному комбинацией напр жений уровн Лг на первых выходах блоков коммутации, подключенных к выводам адреса программируемой микросхемы.The voltage level at the output of the third PIN 4 is supplied to the data outputs of the programmable memory element, providing the necessary information is recorded in the memory cells at the address set by the voltage combination of the level Лг at the first outputs of the switching units connected to the terminals of the address of the programmable chip.
Наличие резисторов 9, 10 и 11 обеспечивает ограничение выходных сигналов с ПИН при передаче их через вторые выходы блоков коммутации. Указанное необходимоThe presence of resistors 9, 10 and 11 provides a limitation of the output signals from the PIN when transmitting them through the second outputs of the switching units. Indicated required
при программировании различных типов микросхем.when programming various types of chips.
Дл проверки произведенной записи с выводом данных программируемой микросхемы может осуществл тьс последовательный съем информации в шину 12 контрол . При этом все ключи блоков коммутации , выходы которых подключены к выводам данных программируемой микросхемы , должны быть закрыты, а выборTo verify the recording with the output of the data of the programmable chip, sequential information can be taken to the control bus 12. In this case, all the keys of the switching units, the outputs of which are connected to the data outputs of the programmable microcircuit, must be closed, and the choice
адреса провер емой чейки пам ти осуществл етс комбинацией напр жени уровн на первых выводах блоков коммутации , подключенных к выводам адреса программируемой микросхемы.The addresses of the memory cell under test are implemented by combining the voltage of the level at the first terminals of the switching units connected to the terminals of the address of the programmable chip.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU914901553A RU1790747C (en) | 1991-01-11 | 1991-01-11 | Programmer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU914901553A RU1790747C (en) | 1991-01-11 | 1991-01-11 | Programmer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU1790747C true RU1790747C (en) | 1993-01-23 |
Family
ID=21555070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU914901553A RU1790747C (en) | 1991-01-11 | 1991-01-11 | Programmer |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU1790747C (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101958153A (en) * | 2009-07-16 | 2011-01-26 | 东莞市珍世好电子科技有限公司 | Semiautomatic IC (Integrated Circuit) recorder |
-
1991
- 1991-01-11 RU SU914901553A patent/RU1790747C/en active
Non-Patent Citations (1)
| Title |
|---|
| Авторское свидетельство СССР № 1575081, кл. G 01 М 15/00, 1987. * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101958153A (en) * | 2009-07-16 | 2011-01-26 | 东莞市珍世好电子科技有限公司 | Semiautomatic IC (Integrated Circuit) recorder |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4975641A (en) | Integrated circuit and method for testing the integrated circuit | |
| ATE79992T1 (en) | PROGRAMMABLE MACROCELL WITH EPROM OR EEPROM TRANSISTORS TO CONTROL THE ARCHITECTURE IN PROGRAMMABLE LOGIC CIRCUITS. | |
| JPH0645912A (en) | Memory circuit provided with changeable constitution | |
| US5015886A (en) | Programmable sequential-code recognition circuit | |
| US4156819A (en) | Master-slave flip-flop circuit | |
| KR860009422A (en) | Memory circuit | |
| JP2566206B2 (en) | Successive approximation register | |
| US4888715A (en) | Semiconductor test system | |
| JPH04192809A (en) | Programmable integrated circuit | |
| RU1790747C (en) | Programmer | |
| KR20080017444A (en) | Output level voltage regulation | |
| JP3074015B2 (en) | Semiconductor device | |
| US5710778A (en) | High voltage reference and measurement circuit for verifying a programmable cell | |
| EP0714170B1 (en) | Analog-to-digital converter with writable result register | |
| US7299391B2 (en) | Circuit for control and observation of a scan chain | |
| US5850509A (en) | Circuitry for propagating test mode signals associated with a memory array | |
| SU1140165A1 (en) | Storage register | |
| JPS61247984A (en) | Test circuit | |
| US3810160A (en) | Switching matrix | |
| US3904862A (en) | Calculator system having a constant memory | |
| JPH0421883B2 (en) | ||
| JP2588244B2 (en) | Semiconductor device | |
| del Real et al. | FPGA Prototyping of a Digital Combination Lock | |
| SU510716A1 (en) | Device to control the adder | |
| SU1103220A1 (en) | Code comparison device |