RU1786443C - Устройство дл измерени среднеквадратического значени напр жени - Google Patents

Abstract

Изобретение относитс  к электроизмерительной технике и может быть использовано дл  цифрового измерени  среднеквадратического значени  перемен1- ного напр жени . Цель изобретени  - расширение частотного диапазона устройства в область низких частот за счет применени  фильтра 11 нижних частот, усилител -ограничител  12, триггера Шмитта 13, первого 14, второго 16, третьего 17 и четвертого 24 триггеров, первого 18, второго 23, третьего 32, четвертого 33 и п того 35 формировате- лей первого 29 и второго 34 счетчиков, цифрового компаратора 30, задатчика кода 31,. второго .15, третьего 25, четвертого 26 и п того 27 элементов ИЛИ, первого 19, второго 20, третьего 22 и четвертого 28 элементов И и генератора 21. Устройство содержит также первый 1 и второй 6 ключи, линейный преобразователь 2 напр жени  переменного тока в посто нное, аналоговое запом-ина- ющее устройство 3, делитель 4, блок задержки 5, аналого-цифровой преобразователь 7, элемент ИЛИ 8, вычислительное устройство 9 и накопитель 10 информации, 6 ил.... -..- ел. с

Description

Изобретение относитс  к электроизмерительной технике и предназначено дл  цифрового измерени  среднеквадратиче- ского значени  (СКЗ) переменного напр жени , . ;

Целью изобретени   вл е тс  расширение частотного диапазона устройства в область низких частот.

На фиг. 1 дана функциональна  схема устройства; на фиг.2 - пример построени  накопител  информации; на фиг.3 - пример построени  вычислительного блока; на фиг.4- пример построени  блока задержек; на фиг.5 и б -временные диаграммы работы устройства в режиме измерени  ординат напр жени  Ui и величин напр жений Уз и П2 на низкой и высокой частотах СООТВеТСТ- ВёнНО. ч --.:..: i, K--1: 1 .

Устройство содержит первый ключ 1, первый вход которого соединен с входным Зажимом, выход - с входом линейного преобразовател  2 наЛр же нй . переменного .тока в посто нное, выход которого через аналоговый запоминающий блок 3 и делитель 4 соединен с вторым входом первого ключа V, управл ющий вход котбрбго, соединенный с управл  ющи м в ходом аналогового запоминающего блока 3, св зан с первым входом - блока /задержек, 5, второй. |ыход которого соеди не й; с управл ющим входО(Ц второго ключа 6, первый в хбдкбтб ро гр соёдийен с выхЬд6м;линейного преоб- разовател  2, второй 0ход;; - с выходом делител  4,а вЫход - с первым вхЬДбм ана- лого-цифровбго преобразовател  7, второй

вход которого соединён с; вУходом Кервргб. /элемента ИЛИ 8, первый и второй входы ::к6то:р6го сое дйнёнь сботаетствённб с третьим и четвёртым выходами блока задержек 5, п тый, шестой и седьмой выходы кото рбгб сбёдй н е н ы собТв етствё н н б с пер- :вым, вторым, и третьим входами ;вычисли- тельного блока 9, первый выход которого соединен с первым входбм блока задержек 5, восьмой вы(6д которого сбединен с зажимом Конец измерени  , а дев тый и дес - тый выходы - соответственно с первым и вторым входами накопител  информации 10, третий /вход которогб соединен с треть- им выходом ай алого-цйфровогб преобразб- вател  7. Выход накопител  информации 10 соедийен с четвёртым входбм вычислительного блока 9, второй выход которого сбеди- нен с вцходнбй тиной устройства. Зажим Пуск устройства соединен с вторым входом блока задержек 5, одиннадцатый выход которого соединен с входом общэгб сброса устройства. Выход линейного преобразовател  2 напр жени  переменного тока в посто нное св зан с фильтром 11 нижних

частот. Усилитель-ограничитель 12 и триггер Шмитта 13 соединен с входом (счетном) первого триггера 14 и через второй элемент ИЛИ 15 с первым входом второго триггера

16, второй вход которого соединен с двенадцатым выходом блока задержек 5 и первым входом третьего триггера 17, а выход второго триггера 16 через первый формирователь i8 соединен с первым входом первого элемента И 19 и первым входом второго элемента И 20, второй вход которого соединен с выходом генератора 21 и первым входом третьего элемента И 22, второй вход которо го , соединенный с входом второго формировател  23 и п тым входом накопител  информации 10, соединен с первым выходом четвертого триггера 24, первый вход

которого соединен, с выходом третьего элемента ИЛИ25. Второй вход четвертого тригГера 24 соединен через четвертый элемент ИЛИ 26 с выходом первого элемента И 19,

который через п тый элемент ИЛИ 27 соединён с вторым входом третьего триггера 17

и выходом четвёртого элемента И 28, соеди- неннбгр с входом первого счетчика 29, вы- ход которого соединен с первым входом цифрового компаратора 30, второй вход которого соединён с выходом задатчика кбда 31,вхбд° которогб соединен с входной щи- ной, выход цифрового компаратора 30 через третий формирователь 32 соединен с пер- входом третьего элемента ИЛИ 25 и через п тый элемент ИЛИ 27 с вторым вхо- . дом третьего Триггера 17, выход которого соединён с первым входом четвертого элемента И 28, второй вход которого через ч ётвертый формирователь 33 соединен с выходом первого триггера 14. Выход второго элемента И 20 через второй счетчик 34 и п тый формирователь 35 соединен с вторым входбм третьего элемента И 25, а выход п того формировател  35 через второй элемент И/IW 15 соединён С первым входом второго триггера 16, выход третьего элемен- та И 22 сбе динен с третьим входом первого элемента ИЛИ 8 и с шестым входом накопи- тел  информации 10. Выход второго формировател  23 соединен с третьим входом блока задержек 5, второй выход четвертого триггера 24 соединен с вторым входом пер- вого элемента И 19..

Накопитель информации 10 (фиг.2) состоит из первого 36 и второго 37 регистров пам ти, вентилей 38, сумматора 39, счеТчи- ка40,; - -. .-; -

Вычислительное устройство 9 (фиг.З) состоит из цифровбго умножител  41, цифрового делител  42, первого 43 и втооого 44 мультиплексоров кода и других регистров 45 и 46 пам ти: кода среднего значени  ордина г Ni (45) и кода измер емого напр жени  NX (46). Блок задержек 5 (фиг.А содержит триггер 47, формирующий управл ющие сигналы на ключ 1 и блок 3, элемент И 48 и элемент времени 49, форми- рующие управл ющий сигнал на ключ 6, эл емент времени 50 и формирователи 51 и 52 дл  запуска блока 7 при измерении напр жени  Уз и записи результата измерени  № в регистр пам ти накопител  10 информации, элемент времени 53 и формирователи 54 и 55 дл  запуска блока 7 при измерении напр жени  U2 и записи результата измерени  N2 в регистр пам ти накопител  10.

Импульс с выхода формировател  55  в- л етс  также сигналом на вычисление величин NI и NX. Операци  вычислени  управл етс  вход щим в состав блока 5 триггером 56, который срабатывает от за- диего фронта импульса конец делени  поступающего с первого выхода вычислительного блока 9 на первый вход блока 5.

Выход формировател  55 через элемент времени 57, осуществл ющий задержку, на запись кода N2 в регистр пам ти 36, и формирователь импульса 58 соединен с первым входом элемента ИЛИ 59, с выхода которого формируетс  сигнал начала делени , который приходит на второй вход вычисли- тельного устройства 9 и по которому определ етс  NL Импульсом конца деле- .ни , приход щим .на первый вход блока 5 через элемент И 60, подготовленный по второму входу потенциалом с триггера 56, осу ществл етс  запись кода Ni в вычислительном блоке 9 (регистр пам ти 45). а затем и переключение по счетному входу триггера 56.

Пр мой выход триггера 56 с выхода 5 блока 6 переключает мультиплексоры в вычислительном блоке 9 э также через элемент времени 61, осуществл ющий задержку на умножение величин NrNa в вычислительном блоке 9, и формирователь импульса 62, соединенный с вторым входом элемента ИЛИ 59,формирует второй сигнал начала делени . При этом с пр мого выхода триггера 56 к работе оказываетс  подготовленным элемент И 63, который с приходом второго импульса конца делени  формирует импульс записи регистр пам ти 46 вычислительного блока 9, а также приводит к сраблтыванию формирователь 64 (от заднего фронта импульса с элемента И 63), который формирует сигнал конец измерени , подаваемый на выход устройства. От сигнала формировател  64 срабатывает элемент времени 65, который своим сигналом блокирует работу формировател  66. на который подаетс  сигнал пуск. Длительность сигнала элемента пре- мени 65 определ етс  временем установлени  напр жени  Ui на выходе блока 2 после переключени  триггера 47 от сигнала с выхода формировател  64.

Формирователь 66 своим выходным сигналом осуществл ет сброс всего устройства и запуск через формирователь 67 измерительной схемы устройства.

Устройство (см. фиг. Т) работает следующим образом.

На выходе линейного преобразовател  напр жени  переменного тока в посто нное 2 устанавливаетс  выходное посто нное напр жение с шумами и пульсацией,., .котора  зависит от величины и частоты поданного измер емого напр жени  через нормально замкнутую контактную группу ключа 1. .

Выходное напр жение блока 2 отслеживаетс  аналоговым запоминающим блоком 3 и через делитель 4, подключенный к выходу блока 3, поступает на нормально разомкнутый контакт ключа 1. Кроме того, выходное напр жение блока 2 через нормально замкнутый контакт ключа 6 поступает на вход аналого-цифрового преобразовател  7, а также на вход фильтра нижних частот 11, который в заданной полосе срезает высокие частоты и свой выходной сигнал подает на вход усилител -ограничител  12, на выходе которого включен поро- говый элемент-триггер Шмитта 13. Усилитель-ограничитель 12 имеет закрытый вход по посто нной составл ющей и усиливает только переменную составл ющую входного сигнала. Если выходной сигнал усилител  12 превышает пороговый уровень триггера 13, последний срабатывает, причем срабатывани  эти определ ютс  величиной пульсаций с удвоенной частотой входного сминала, т.к. высокочастотные помехи отфильтровываютс  фильтром 11. При измерении высокочастотных сигналов на выходе блока 2 пульсации не возникают и триггер Шмитта 13 срабатывать не может.

Перед работой устройства в задатчике кода 31 задаетс  код количества периодов входного сигнала, на котором усредн етс  напр жение Ui с выхода блока 2. После прихода сигнала пуск на блок задержек 5 все устройство сбрасываетс  общим сбросом. При этом ключи 1 и 6 устанавливаютс  так, как это показано на фиг. 1. В аналоговом запоминающем блоке 3 ключ открыт и он следит за изменением напр жени  Ui на выходе блока 2.,

С двенадцатого выхода блока задержек 5 следует сигнал включени  триггеров 16 и

17, на выходах которых устанавливаютс  разрешающие потенциалы, которые подаютс  на первые входы элементов I/I 20 и 28. От сигнала с триггера 16 запускаетс  формирователь 18, на выходе которого формируетс  сигнал по длительности больший, чем период наиболее низкочастотного измер емого сигнала. .... .: .; .... : ../ .. .....

Через элемент И 20 от генератора 21 на счетчик 34 поступают импульсы, которые подсчитываютс  счетчиком 34. ;, . ,; .

,.. Далее могут быть два варианта работы устройства завис щие от величины пульсации на выходе линейного преобразовател  напр жени  переменного тока в посто н- ное 2. .. ... ;.-у: .;..:xvr : - - : ;: :-...; /

i вариант. Временна  диаграмма фиг.5. В случае:измерё ни  низк очасто тнб го сй;г;на- Via пульсации на выходе преобразовател  :2 (фиг.5,а) выше установленного порога; в Триггере Шмитта 13 последний срабатывает и тюд;ает сврй сигнал ria счетный вх 6 д пёр- во.го триггера .14, а ;через элемент ИЛ,И 15

выключает триггер 16 (фиг.5,6). Элемент И 26 (фиг.5,в) выключаетс ;и счетчик: 34 пере-. стает работать. Триггер. 14 срабатывает по.; счетному в ходу от триггера Шмитта 13 и С.вбйм выходным;сигн а лом .запускает фор- миро.в.ател ьЗЗ, сигкаЛы с kofoporo проход т через элемент И 28 йа; счетчик периодов 29. . Лерв ым ймпульсом с выхода йлейёйта 1/1 28

через элемент ИЛИ 26 к/)юча:етс  триггер

;24 (фйг.5,г), кЬтор ый .на выходе фор мирует огибающую h-заданны.х .в 33датчике 31 .пе-.

риодов измер емого сигнала.X второго выхода триггера 24 запираетс  элемент И .19 (фиг.51д), которы й прёле сброса устройства

.по входу управлени  был. открыт пртёнциа . лом с второго выхода триггера 24. Элём ент И 1.9 преп тствует прохождению через него

импульса с выхода формировател  1.8 через; врем , больше бремени периода наиболее

низкочастотного измер емого сигнала:. . //Импульсы.с выхода элемента,И1Ъ проход т на вход счётчика 29 и к од на. выходе счётчика 2.9 сравниваетс  цифровым крмпа-. ратором 30 с заданным кодом числа периодов усреднени  в:;задатчике 3l,;V; : /V ..-,/-

. При включений триггера 24 на.вход эле-.

мента 1Л 22 (фиг.5,е) приходит разрешающий пр.тёнциал и частота генератора 2Т чё р ез .элемент И 22 и элемент И Л И -8 поступает на запуск аналого-цифрового преобраЗов ател  7 и в накопитель 10. . .; ... : : ..., у ;.. :. . . Г рйэтом происходитаналого -цйфровое

преобразование - напр жени  U, которое поступает с выхода блока 2 через ключ 6 на .вход АЦП 7 и запись рёЗульт это ё этого преобразовани  NV в суй м а:тор йако пИтел  10, .а также подсчет числа.измерений АЦП 7, :.;

Этот процесс заканчиваетс  при прохождений h заданных периодов измер емого сигнала, в результате чего срабатывает цифровой компаратор 30, который через формирователь 32 и элемент ИЛИ 27 сбрасывает триггер 17 (фиг.5,ж), а через формирователь 32 (фиг.5,з) и элемент ИЛИ 25 сбрасывает триггер 24,

От Заданного фронта выходного сигна- На триггера 24 срабатывает формирователь 23 (фиг.5,и) и включает в работу блок задержек 5 по третьему входу. . Дл   измерени  напр жени  Us блок задёржек 5 перекачивает ключи 1 иб.атакже

переключает аналоговый запоминающий

блок 3 в режим хранени ; Эти сигналы сле дуют d первого и второго выходов блока 5. :;.. Блок 3 запоминает напр жение Ui,

близкое по йе.ли чинё к среднему значению нал р жен й  U i, т.к. у сил ител ь-о г ра н ич ите л ь 12 по диет на вход триггера Шмитта 13 только переменную составл ющую выходного напр жени  преобразовател  2, период ко- торой определ етс  по пересечению этой состав/1  ющей нулевого уровн . .--. . . .. Бл рк задержек 5 с третьего выхода фор- мируёт сигнал на первый вход элемента

ИЛИ В, от KQtOporo происходит запуск АЦП

7, на измерение нап р  кёни  Уз с. вых ода

делител  4. Код Мз с выхода АЦП 7 поступает

.на третий вход накопител  .информации .10. и запо.ми-наетс . Сигнал записи кода N3 в накбпйте ль 10 поступает на его первый вход С дев  тогр выхода блока 5; -.; ; . ; /::.л::; Дл  измерени  напр  ж ени и2 с вывода преобразовател :2 в;. начальное состо ние . переключаетс  ключ .6. Управл ющий сигнал по.ступает с .второго .выхода блока 5. .; .. При этом на вход АЦП 7 с за держкой на установление поступает напр жение 1)2 с .выхода преобразовател  2, которое получа- :етс  of преобразовани  напр жени  Уз пре- образователем 2, Блок 5с четвертого выхода формирует сигнал запуска АЦП 7, которь1й поступает на элемент ИЛИ 8, а с его выхода - на второй запускающий вход АЦП

Измер етс  напр жение 1)2 и с дес того

выхода блока 5 формируетс  сигнал записи

кода № из АЦП 7 в накопитель 10. Далее

вйутрй блока 5 фЬрмийуётс  сигйал на вы-

Ч ислёнйё результата мзмере нм , по которому начинаетс  формирование всех сигйалов

ё блоке 5, необходимых дл  выполнени 

опёра ций вУчисленй ://; . -:; .-,. ;.-. ; .,

Варйайт2. Временна  диаграмма фиг.6.

В случае измерени  высокбчасто ого

сйгна/ia пульсации на-выходе пресбра|зоватёл  2(фиг,6,а)он не превышает установленного порога в триггере Шмитта 13, последний не срабатывает.

При этом триггер 16 остаетс  включенным сигналом с двенадцатого выхода блока 5 (фиг.6,6), а формирователь 18 (фиг.б.в) в течение времени, большего периода наиболее низкочастотного измер емого сигнала, оставл ет включенным триггер 17 (фиг.6,г), В течение этого времени элемент И 28 ожидает прихода импульса начала периода пульсации выходного сигнала преобразовател  2, если пульсации имеютс .

По-окончании, времени задержки формирователь 18 срабатывает и этот импульс передаетс  через элемент 1/1 19 (фиг.6,д) на вход сброса триггера 17 через элемент ИЛИ 27 и на установочный вход триггера 24 через элемент ИЛИ 26. Триггер 17 дает запрёща- ющий потенциал на элёмент И 28, а триггер 24 (фиг.б.е) запрещает работу элементу l/i 19 потенциалом с второго выхода.: . . : Счетчик34 продЬлжаётпЬдсчетимпульсов , т.к. элемент И 20 (фиг.б.ж) остаетс  открытым дл  счетных импульсов генератора

2l;.v;V;.vu;: & -& Ј:Ј; k : : . Как и в предыдущем варианте, триггер

24 сигналом с лёрвого выхода открывает элемент И (фиг.б.з) и импульсы с генератора 21 проход т элемент И 22 и поступают через элемент ИЛИ 8 на запуск АЦП 7, а.также в накопитель 10 дл  фиксации кодов NIB его сумматоре, а числа Nrp в счетчике. ,; Этот процесс ;продолжаетс  до срабатывани  счётчике: 34, который через форми; роватёль 35 (фиг.6,и) и элемент Ш1И 25 сбрасывает триггер 2.4. От заднего Афронта импульса с первого выхода триггера 24 возбуждаетс  формирователь 23 (фиг.б.к). который своим сигналом на третий вход блока задержек 5 переводит его работу на измере- ние напр жений Оз и U2. .-:.Л-,:-.%/ . -. v .Этот процесс измерени  не отличаетс  от первого варианта и заканчи;ваете  выработкой внутри блока 5 сигнала на вычисление . . ..... ,,:.-. .,-;;..-. -v;. --:; ;...У - , ;:.-..

Вычислительное устройство 9, показанное на фиг.З, работает следующим образом . Дл  получени  результата измерени  требуетс  сделать вычислени  по двум формулам : . . .. . ;,. . -

,hk

Nm

NX

rJi N3

N2

Дл  вычислени  среднего значени  N.i 55 на четвертый вход вычислительного блока 9 ир накопител  10 приход т коды суммы значений Ni, величина NJH код числа измерений Nm. Эти коды приход т через мультиплексоры 43 и .

44 соответственно на делитель 42 в качестве делимого и делител . На второй вход вычислительного блока 9 приходит сигнал начала делени  из блока 5. Делитель 42 проводит операции делени  и формирует сигнал конец делени , который с первого выхода вычислительного блока 9 подаетс  в блок 5 дл  формировани  следующих арифметических операций умножени  и делени .

Полученный отпервого делени  код NI записываетс  в регистр пам ти 45. Управл ющий сигнал записи приходит на третий вход вычислительного блока.9 из блока 5. . ; От пе рврго сигнала конец делени  в блоке задержки 5 происход т переключени , в результате которых измен етс  управл ющий сигнал на мультиплексорах кодов 43 и 44. После записи кода JMi в регистр , пам ти 45 он подаетс  на вход умно жител  ,4lt. на втором входе которого установлен код NS из накопител  10.

-; -: Смдержкой на операцию умножени , кодов NI N3 на вычислительный блок 9 следует второй сигнал начало делени , по которому произведение IM rKls делитс  на- величину кода N, :прступающую из накопител  10 на четвертый вход вычислительного блока 9. По сигналу конец делени  в блоке 5 вырабатываетс  команда записи кода врегистр пам ти 46, с которого код снимаетс  на второй выход вычислительного устройства 9 и на выход устройства..В блоке задержек 5 формируетс  сигнал Конец измерени , а также блокируетс  вход сигнала Пуск на врем  установлени  напр - жени  Ui на выходе блока 2 после переключени  ключей в блоках. 1 и 3. .

;; Ф о р мул а и з об р е т е н и  . .

- - -Устройство дл  измерени  среднеквад- V ратическото значени  напр жени , содержащее первый ключ, первый вход которого соединен с входным зажимом, а выход - с входом линейного преобразовател  напр жений переменного тока в посто нное, выход которого через аналоговый запоминающий блок и делитель соединен с вторым входом первого ключа, управл ющий вход которого соединен с управл ю- щим входом аналогового запоминающего блока и с первым выходом блока задержек, второй выход которого соединен с управл - ющим входом второго ключа, первый вход которого соединен с выходом линейного преобразовател  напр жени  переменного тока в посто нное, второй вход - с выходом делител , а выход - с первым входом анало- го-цифрового преобразовател , второй вход

которого соединен с выходом первого элемента ИЛИ, первый и второй входы которо- го соединены соответственно с третьим и. четвертым выходами блока задержек, п - тый, шестой и седьмой выходы которого соединены соответственно с первым, вторым 1/гтретьим входами вычислительного блока, первый.выход которого соединён с первым, входом блока задержек, восьмой выход ко-, торого соединен с зажимом Конец измерени , а дев тый и дес тый выходы. - .срответственно с первым и вторым входами накопител  информации, третий вход которого соединен с еы ходом аналого-цйфро вб- го преобразовател , выход накопител ; информации соединен с :четвертым входом вычислительного блоха, второй выход кото- : рого соединён.о/дыходной шиной уетройст- ,ва, -второй за:жйм .Пуск .устройства соединен с вторым входом блока задержек, одиннадцатый .выхбд которого с оедйнен с. входом общего сброса устройства, отл и:- .: чаю щё е с   тем/чт сСс цель:го расширени ,- частотного. диапазона устройства в область низких/частей, в него ДОпо лнмтел ьно введены фильтр нижних частот, уСйлитель-огра-; нМЧ;И тёл ь, тр и г .г е р 11 м итта, пе рвы и, вто р о и , третий.и четвёртый триггеры, первый, второй , третий, четвертый и п тый фо рмиро.ва- : тел и, первый и второй счетчики, цифровой : кЬмпар.атор/заДатчик.коДа, второй и третий,, четвертый и п тый элементы ИЛИ, первый, . второй, третий и , четвертый элементы , И и генератор, примем выход линейного преоб,- разрв агел . йапр  женй  переменного тока в посто нное через фильтр нижних частот,- ус илител ь-огр ани читёль и триггер Шмитта Соединен, со счетным входом первого триггера , втброй вход которбго.соединен с одиннадцатым выходо м блока; заДе рж ек , двенадцатый выход которого соединен с первым входом третьего трйгг ёрзг и вторым

входом второго триггера, а выход второго триггера через первый формирователь соединен с первым входом первого элемента И и с первым входом второго элемента И, вто- рой Ёхбд которого соединен с выходом генератора и первым входом третьего элемента И, вторрй.вход которого соединен с входом второго формировател , п тым входом на- копител  информации и с первым выходом четвертого триггера, первый вход которого соединён с выходом третьего элемента ИЛИ, а второй вход четвертого триггера через четвертуй элемент ИЛИ соединен с вы- ходом первого, элемента И, который через п тый элемент ИЛИ соединен с вторым вх о- дом третьего триггера, второй вход :четвер- тотр/ элемента ИЛИ .соединен с выходам первого счетчика, БЫХОД которого соединен с первым. входом цифрового компаратора, второй вход которого соединён с выходом зад атч.ика коДа; вход: которого соединен с . входной шиной, йыход цифрр.в6го компара- тора через третий формирователь соединен С ггервы м Ёхрддм: третьего элемента ИЛИ и ; через п тый элемент ИЛИ с вторым входом третьего триггера, выход которого соединен ;с первым в.ходом четвертого элемента И, второй вход которого через четвертый фор- миро;ват;е:ль : соеди-не.н: с выходом первого триггера, выход второго элемента И через второй счетчик И п тый формирователь сое- .дииен с вто ры м .в ходо м третьего элемента ИЛИ, а выхо Д п того формировател  через. второй элемент ИЛИ сое динен с первым. входов 6fop6.ro триггера, выход третьего - элемента. И. соединен с третьим выходом первого элемента ИЛИ и шестым входбм

накопител  информации, выход второго

; форм йровател  соединен с третьим входом блока задержек, второй выход четвертого

::т риггера сОедиНен с вторым входом первого

элемента И. . :. . . , . . .

av.

gwЈ,

.5

6Ш W f ft чгЈ

tfW tf

&&

fte€

«ЛЬ- f

с

/9

Zl.

T/7 fll-JW/Lt- Я/ чф ty

1КЧРИ $ /S ,

. b&J Ml-j

ffl /JT.i o//

Jwf

jfpHwaQj Я Л : А Л аМЛ

ТУ-.--;

ЗЦ

Ъ

/ .°

Т

А/Л/

/Л J/

Ct t 98il