RU1780166C - Устройство контрол заданного временного интервала между импульсами периодических сигналов - Google Patents

Abstract

Применение: относитс  к измерительной технике и может быть использовано в устройствах контрол  допустимых пределов отклонени  частоты следовани  различных периодических процессов. Сущность изобретени : устройство содержит входной формирователь 1 импульсов, сумматор 2, интегратор 3. компаратор 4, выходной каскад 5, релаксатор 6, входную и выходную шины 7 и 8 с соответствующими св з ми. 3 ил.^Л(ЯСч00ОФиг.!О 10

Description

Изобретение относитс  к измерительной технике и может быть использовано в устройствах контрол  допустимых пределов отклонени  частоты следовани  различных периодических процессов.

Известен селектор импульсов, содержащий формирователь импульсов, модул тор, интегратор, компаратор, узел управлени .

Однако работаетон только по пороговому принципу и не позвол ет селектировать импульсы с длительностью в определенных заданных пределах,

Известно устройство дл  контрол  заданного временного интервала между импульсами пр моугольной формы, содержащее два формировател  пр моугольных импульсов, интегратор, релаксатор , компаратор и выходной каскад.

Известное устройство обеспечивает контроль заданного временного интервала между нечетными и четными импульсами, .например между 1 и 2, 3 и 4 и т.д. Контроль же заданного временного интервала между четными и нечетными, например между 2 и 3, 3 и 4 и т.д., не возможен. Это объ сн етс  тем, что по заднему фронту нечетных пр моугольных импульсов запускаетс  врем задающа  цепочка и начинаетс  контроль за по влением четного пр моугольного импульса в заданном интервале ожидани . Заметим , что четные импульсы формируютс  из отрицательной составл ющей входного сигнала, что также ограничивает область применени  известного устройства.

Цель изобретени  - расширение диапазона контролируемого временного интервала при сохранении аппаратурных затрат.

Положительный эффект достигаетс  за счет охвата обратной св зью интегратора с компаратором. В этом случае при наличии положительного импульса на выходе формировател  пр моугольных импульсов обратна  св зь  вл етс  положительной и за вл емое устройство с большой скоростью приходит в исходное устойчивое положение , которое всегда  вл етс  исходным. Если этот импульс отрицательный, то обратна  св зь отрицательна . Тогда контур, охваченный этой св зью, будет генерировать импульсы пр моугольной формы, начинаЯ с пау.зы. Если очередной импульс приходит в период наличи  импульса на выходе этого контура, то измен етс  сигнал за вл емого устройства. А схема переходит в исходное состо ние, с исчезновением импульса начинаетс  контроль за периодом.по влени  следующего импульса. Дл  реализации обратной св зи в схему за вл емого устройст ва , по сравнению с прототипом, дополнительно вводитс  сумматор.

Таким образом за вл емое устройство по сравнению с прототипом представл ет собой новую совокупность конструктивных элементов и св зей, что  вл етс  существенным признаком изобретени .

На фиг. 1 и 2 приведены структурные электрические схемы устройства: на фиг. 3 - временные диаграммы, иллюстрирующие его работу.

0 Устройство состоит из последовательно соединенных входного формировател  1 импульсов пр моугольной формы, сумматора 2. интегратора 3, компаратора 4 и выходного каскада 5, а также релаксатора 6, вход

5 которого соединен с выходом компаратора 4, а выход с его вторым входом, кроме того, второй вход сумматора соединен с выходом компаратора 4 и второй вход выходного каскада 5 соединен с выходом входного фор0 мировател  1 импульсов пр моугольной формы, входна  шина 7 подключена к входному формирователю 1 импульсов, а выходна  шина 8 - к выходу выходного каскада 5. Конструктивное выполнение за вл е5 мого устройства рассмотрим по электрической схеме (фиг. 2). Входной формирователь импульсов пр моугольной формы представл ет собой компаратор со сдвигом, выполненный на операционном усилителе DA1.

0 Сумматор построен на операционном усилителе DA2. Интегратор представл ет собой операционный усилитель DA3, охваченный отрицательной гибкой обратной св зью посредством конденсатора С. Компаратор построен на операционном усилителе DA4. Выходной каскад собран надвухпозиционном элементе типа И-НЕ. Релаксатор представл ет собой нелинейное устройство, состо щее из диода VD5 и двух регистров R8 и R9.

0Работает устройство следующим образом.

Когда входной периодический сигнал Unx превышает порог Uo (фиг. 3) переключени  компаратора DA1, на его выходе устанавливаетс  положительный импульс

5 .длительностью Тц (фиг. 3).. Через диод VD1 Ui подаетс  непосредственно на вход сумматора DA2, на выходе которого устанавливаетс  максимальный отрицательный сигнал U2 (фиг. 3). Интегратор с большой

0 скоростью насыщаетс  до уровн , равного напр жению стабилизации UCT (фиг. 3) стабилитрона VD3. Поскольку UCT больше по абсолютной величине нижнего порога UN переключени  компаратора DA4, то на выходе компаратора DA4 устанавливаетс  максимальное отрицательное напр жение (JA (фиг. 3), а релаксатор VD5-R9-R8 сформирует нижний порог переключени , который близок к UCT. Диод VD4 отсекает отрицательный сигнал U, его нулевой потенциал закроет элемент DD и на выходе последнего установитс  логическа  единица (фиг. 3). При снижении входного сигнала UBX ниже порога переключени  Uo компаратора DAI переходит в состо ние максимальноге отрицательного выходного напр жени  Ui (фиг. 3) и на вход интегратора DA3 подаетс  небольшое положительное напр жение U2 (фиг. 3). Интегратор DA3 начинает перезар жатьс  и его выходное напр жение начинает падать. Врем  полного перезар да интегратора Ti определ етс  величиной переменного резистора R4 и заканчиваетс  при достижении Уз значени  нижнего порога переключени  UH. Если очередной импульс проходит до достижени  уровн  , то происходит сброс схемы в исходное положение и состо ние элемента DD не мен етс . В противном случае компаратор DA4 переходит в состо ние, когда его выходной сигнал U (фиг. 3) положителен. Теперь на релаксаторе Vp5-R9-R8 устанавливаетс  верхний порог переключени  , открываетс  элемент DD и через цепочку обратной св зи VD6-R5 устанавливаетс  отрицательное напр жение U2 (фиг. 3) на входе интегратора DA3. Интегратор DA3 начинает разр жатьс  до верхнего порога переключени  Us (фиг. 3) и тем самым формирует врем  Т2 ожидани  очередного импульса . При по влении очередного импульса в течение времени Тз напр жение Ua (фиг. 3) возрастает до максимального отi/л .

Claims (1)

1. рицательного значени  и схема приходит в исходное состо ние. Одновременно с этим положительный импульс Ui измен ет состо ние элемента DD. на выходе которого возникает логический нуль. Если в течение интервала ожидани  Т2 следующий импульс не по витс , то при разр де интегратора до верхнего порога переключени  опрокидываетс  триггер DA4, элемент DD запираетс  и теперь приход очередного импульса не мен ет его состо ни . Формула изобретени  Устройство контрол  заданного временного интервала между импульсами периодических сигналов, содержащее формирователь пр моугольных импульсов, вход которого подключен к входной шине, интегратор, выход которого подключен к одному из входов компаратора, второй вход которого подключен к выходу релаксатора, а выход - к первому входу выходного каскада , второй вход которого подключен к выходу формировател  пр моугольных импульсов, отличающеес  тем, что, с целью расширени  диапазона контролируемого временного интервала при сохранении аппаратурных затрат, в него введен сумматор, первый вход которого подключен к выходу формировател  пр моугольных импульсов, второй вход - к выходу компаратора, а выход - к входу интегратора, причем вход релаксатора подключен к выходу компаратора.

   +И Kl 1/2)2 VoS Vu4

   %1Ъ