RU169284U1 - HETEROSTRUCTURAL FIELD TRANSISTOR - Google Patents
HETEROSTRUCTURAL FIELD TRANSISTOR Download PDFInfo
- Publication number
- RU169284U1 RU169284U1 RU2016144697U RU2016144697U RU169284U1 RU 169284 U1 RU169284 U1 RU 169284U1 RU 2016144697 U RU2016144697 U RU 2016144697U RU 2016144697 U RU2016144697 U RU 2016144697U RU 169284 U1 RU169284 U1 RU 169284U1
- Authority
- RU
- Russia
- Prior art keywords
- layer
- barrier layer
- drain
- source
- grown
- Prior art date
Links
- 230000004888 barrier function Effects 0.000 claims abstract description 25
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 230000005669 field effect Effects 0.000 claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 13
- 239000002184 metal Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000000137 annealing Methods 0.000 claims abstract description 4
- 229910002704 AlGaN Inorganic materials 0.000 claims description 6
- 230000007704 transition Effects 0.000 claims description 6
- 230000015556 catabolic process Effects 0.000 abstract description 11
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 14
- 229910010271 silicon carbide Inorganic materials 0.000 description 14
- 229920006395 saturated elastomer Polymers 0.000 description 8
- 230000007423 decrease Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011066 ex-situ storage Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
Abstract
Гетероструктурный полевой транзистор включает последовательно эпитаксиально выращенную на полуизолирующей полупроводниковой подложке (1) из SiC ориентации (0001) слоистую гетероструктуру (2) из полупроводников металлической полярности, включающую буферный слой (4) из CaN и барьерный слой (6) из InAlN, где х=0,12-0,16, и контакты (8), (9), (10) соответственно к областям истока, стока и затвора. Поверх барьерного слоя (6) выращен диэлектрический слой (7) из SiNтолщиной 2-4 нм, а металлические контакты (8), (10) электрически соединены соответственно с областями истока и стока посредством отжига. Техническим результатом является создание транзистора с высоким пробойным напряжением, что позволяет реализовать высокие рабочие напряжения, большой уровень мощности. 3 з.п. ф-лы, 1 ил.The heterostructured field-effect transistor includes a layered heterostructure (2) made of semiconductors of metallic polarity sequentially epitaxially grown on a semi-insulating semiconductor substrate (1) of SiC orientation (0001), including a buffer layer (4) of CaN and a barrier layer (6) of InAlN, where x = 0.12-0.16, and contacts (8), (9), (10), respectively, to the source, drain, and gate regions. A dielectric layer (7) of SiN 2-4 nm thick is grown on top of the barrier layer (6), and metal contacts (8), (10) are electrically connected respectively to the source and drain regions by annealing. The technical result is the creation of a transistor with a high breakdown voltage, which allows to realize high operating voltages, a large power level. 3 s.p. f-ly, 1 ill.
Description
Полезная модель относится к электронной технике, а точнее - к полупроводниковой электронике и может быть использована для создания мощных высокочастотных полевых транзисторов.The utility model relates to electronic technology, and more specifically to semiconductor electronics and can be used to create powerful high-frequency field-effect transistors.
Известен гетероструктурный полевой транзистор (см. заявка US 20040155260, МПК H01L 031/0336, опубликована 12.08.2004), содержащий полуизолирующую полупроводниковую подложку из карбида кремния SiC ориентации (0001) политипа 6Н из карбида кремния SiC, на которой последовательно выращена слоистая гетероструктура из полупроводников металлической полярности, включающая буферный слой из субслоев AlN и GaN и барьерный слой из InxAl1-xN, где 0<х<0,30, и металлические контакты к областям истока, стока и затвора.A heterostructured field effect transistor is known (see application US 20040155260, IPC H01L 031/0336, published August 12, 2004) containing a semi-insulating silicon carbide SiC orientation (0001) polytype 6H silicon carbide SiC on which a layered heterostructure of semiconductors is sequentially grown metallic polarity, including a buffer layer of AlN and GaN sublayers and a barrier layer of In x Al 1-x N, where 0 <x <0.30, and metal contacts to the source, drain, and gate regions.
Недостатком известного транзистора является то, что он не обеспечивает высокие пробойные напряжения.A disadvantage of the known transistor is that it does not provide high breakdown voltages.
Известен гетероструктурный полевой транзистор (см. заявка WO 200004587, МПК H01L 029/16/08, опубликована 27.01.2000), содержащий подложку из карбида кремния SiC, на которой последовательно выращена слоистая гетероструктура из полупроводников металлической полярности, включающая переходной слой AlN, буферный слой GaN, барьерный слой AlGaN, пассивирующий слой диэлектрика (SiNx или SiOx), и металлические контакты к областям истока, стока и затвора.A heterostructured field-effect transistor is known (see application WO200004587, IPC H01L 029/16/08, published January 27, 2000) containing a silicon carbide SiC substrate on which a layered heterostructure of semiconductors of metallic polarity is sequentially grown, including an AlN transition layer, a buffer layer GaN, an AlGaN barrier layer, a passivating dielectric layer (SiN x or SiO x ), and metal contacts to the source, drain, and gate regions.
Недостатком известного транзистора является то, что он не обеспечивает высокие насыщенные токи, кроме того, пассивирующий слой нанесен ex-situ, что может дополнительно ухудшать свойства прибора.A disadvantage of the known transistor is that it does not provide high saturated currents, in addition, the passivating layer is applied ex situ, which can further impair the properties of the device.
Известен гетероструктурный полевой транзистор (см. заявка US 20120153301, МПК H01L 029/16, опубликована 21.06.2012), содержащий подложку из карбида кремния SiC, на которой последовательно выращена слоистая гетероструктура из полупроводников металлической полярности, включающая буферный слой GaN, барьерный слой AlGaN, пассивирующий слой диэлектрика (AlN-SiN), и металлические контакты к областям истока, стока и затвора, при этом омические контакты к областям истока и стока сформированы вжиганием.A heterostructured field-effect transistor is known (see application US 20120153301, IPC H01L 029/16, published June 21, 2012) containing a silicon carbide SiC substrate on which a layered heterostructure of metallic polarity semiconductors is sequentially grown, including a GaN buffer layer, an AlGaN barrier layer, a passivating dielectric layer (AlN-SiN), and metal contacts to the source, drain, and gate regions, while the ohmic contacts to the source and drain regions are formed by firing.
Недостатком известного транзистора является то, что он не обеспечивает достаточно высокие насыщенные токи.A disadvantage of the known transistor is that it does not provide sufficiently high saturated currents.
Известен гетероструктурный полевой транзистор (см. заявка US 20040155260, МПК H01L 031/0336, опубликована 12.08.2004), совпадающий с настоящим техническим решением по наибольшему числу существенных признаков и принятый за прототип. Гетероструктурный полевой транзистор-прототип включает полуизолирующую полупроводниковую подложку из карбида кремния SiC ориентации (0001) политипа 6Н, на которой последовательно выращена слоистая гетероструктура из полупроводников металлической полярности, включающая переходной слой AlN толщиной от 10 до 40 нм, буферный слой GaN толщиной от 1 до 3 мкм, барьерный слой InxAlN (х=0,17) толщиной от 5 до 30 нм. В качестве металлизации использованы композиции Ti/Al/Ni/Au для контактов к стоку и истоку и Pt/Au для контакта к затвору.Known heterostructured field-effect transistor (see application US 20040155260, IPC H01L 031/0336, published 12.08.2004), coinciding with this technical solution for the largest number of essential features and adopted for the prototype. The heterostructured field-effect transistor prototype includes a semi-insulating silicon carbide SiC substrate of orientation (0001) of the 6H polytype, on which a layered heterostructure of semiconductors of metallic polarity is sequentially grown, including an AlN transition layer from 10 to 40 nm thick, a GaN buffer layer from 1 to 3 thick μm, the In x AlN barrier layer (x = 0.17) with a thickness of 5 to 30 nm. As metallization, Ti / Al / Ni / Au compositions were used for contacts to the drain and source and Pt / Au for contacts to the gate.
Известный транзистор-прототип обеспечивает высокие насыщенные токи за счет использования барьерного слоя InAlN, но выдерживает недостаточно высокие пробойные напряжения, что не позволяет использовать высокие рабочие напряжения и обеспечить большой уровень коммутируемой мощности.The known prototype transistor provides high saturated currents through the use of an InAlN barrier layer, but can withstand insufficient breakdown voltages, which does not allow the use of high operating voltages and a high level of switched power.
Задачей настоящего технического решения является создание гетероструктурного полевого транзистора, который бы имел высокое пробойное напряжение, что позволяло бы реализовать высокие рабочие напряжения, что в сочетании с достаточно большой величиной тока насыщения обеспечит большой уровень мощности.The objective of this technical solution is to create a heterostructured field-effect transistor, which would have a high breakdown voltage, which would allow to realize high operating voltages, which in combination with a sufficiently large value of the saturation current will provide a large power level.
Поставленная задача достигается тем, что гетероструктурный полевой транзистор содержит последовательно эпитаксиально выращенную на полуизолирующей полупроводниковой подложке из SiC ориентации (0001) слоистую гетероструктуру из полупроводников металлической полярности. Гетероструктура включает буферный слой из CaN и барьерный слой из InxAl1-xN, где х=0,12-0,16, и металлические контакты к областям истока, стока и затвора. Новым в гетероструктурном полевом транзисторе является то, что поверх барьерного слоя выращен диэлектрический слой из Si3N4 толщиной 2-4 нм, а металлические контакты электрически соединены соответственно с областями истока и стока посредством отжига.The problem is achieved in that the heterostructured field-effect transistor contains a layered heterostructure made of semiconductors of metallic polarity sequentially epitaxially grown on a semi-insulating semiconductor substrate of SiC orientation (0001). The heterostructure includes a CaN buffer layer and an In x Al 1-x N barrier layer, where x = 0.12-0.16, and metal contacts to the source, drain, and gate regions. New in the heterostructured field effect transistor is that a 2-4 nm thick dielectric layer of Si 3 N 4 is grown on top of the barrier layer, and the metal contacts are electrically connected respectively to the source and drain regions by annealing.
При этом диэлектрический слой из Si3N4 осаждают непосредственно в процессе эпитаксиального роста гетероструктуры без ее охлаждения до комнатной температуры.In this case, a dielectric layer of Si 3 N 4 is deposited directly in the process of epitaxial growth of the heterostructure without cooling it to room temperature.
Барьерный слой может быть выполнен толщиной 9-18 нм.The barrier layer can be made 9-18 nm thick.
Между подложкой и буферным слоем может быть выращен переходный слой из AlGaN толщиной 10-130 нм.An AlGaN transition layer 10-130 nm thick can be grown between the substrate and the buffer layer.
Между буферным слоем и барьерным слоем может быть выращен интерфейсный слой из AlN толщиной 0,5-1,0 нм.An AlN interface layer 0.5-1.0 nm thick can be grown between the buffer layer and the barrier layer.
Выбор параметров диэлектрического слоя из Si3N4 обусловлен тем, что при толщине диэлектрического слоя менее 2 нм затруднено формирование устойчивого и воспроизводимого барьерного контакта к затвору, а при толщине более 4 нм затруднено формирование омических контактов к стоку и истоку транзистора. При содержании x индия в барьерном слое менее 12 мол. процентов происходит релаксация напряжений в данном слое за счет разницы постоянных кристаллических решеток GaN и InAlN, при содержании x индия в барьерном слое более 16 процентов может происходить возникновение трещин при охлаждении структуры за счет разницы коэффициентов температурного расширения. При снижении толщины барьерного слоя менее 9 нм происходит уменьшение концентрации носителей в канале структуры, а при увеличении толщины барьерного слоя более 18 нм может наблюдаться сильное ухудшение морфологии или даже образование второй фазы в слое InAlN.The choice of parameters of the dielectric layer of Si 3 N 4 is due to the fact that with a thickness of the dielectric layer less than 2 nm it is difficult to form a stable and reproducible barrier contact to the gate, and with a thickness of more than 4 nm it is difficult to form ohmic contacts to the drain and source of the transistor. When the x content of indium in the barrier layer is less than 12 mol. percent relaxation of stresses occurs in this layer due to the difference in the constant lattice lattices of GaN and InAlN, with x indium content in the barrier layer of more than 16 percent, cracks can occur during cooling of the structure due to the difference in the thermal expansion coefficients. With a decrease in the thickness of the barrier layer below 9 nm, a decrease in the concentration of carriers in the channel of the structure occurs, and with an increase in the thickness of the barrier layer over 18 nm, a strong deterioration in the morphology or even the formation of a second phase in the InAlN layer can be observed.
Настоящая полезная модель поясняется чертежом, где представлено схематичное изображение поперечного сечения настоящего гетероструктурного полевого транзистора.The present utility model is illustrated in the drawing, which shows a schematic cross-sectional view of a real heterostructured field effect transistor.
На чертеже обозначены: 1 - полуизолирующая полупроводниковая подложка из SiC ориентации (0001), например, политипа 6Н или 4Н; 2 - эпитаксиально выращенная слоистая гетероструктура из полупроводников металлической полярности; 3 - переходный слой из AlGaN толщиной 10-130 нм; 4 - буферный слой из CaN; 5 - интерфейсный слой из AlN толщиной 0,5-1,0 нм; 6 - барьерный слой из InxAl1-xN, где x=0,12-0,16 толщиной 9-18 нм; 7 - диэлектрический слой из Si3N4 толщиной 2-4 нм; 8 - металлический контакт к истоку, 9 - металлический контакт к затвору, 10 - металлический контакт к стоку; 11 - проводящая область между металлическим контактом 8 и областью истока, 12 - проводящая область между металлическим контактом 10 и областью стока.The drawing shows: 1 - a semi-insulating semiconductor substrate of SiC orientation (0001), for example, polytype 6H or 4H; 2 - epitaxially grown layered heterostructure of semiconductors of metallic polarity; 3 - transition layer of AlGaN with a thickness of 10-130 nm; 4 - buffer layer of CaN; 5 - interface layer of AlN with a thickness of 0.5-1.0 nm; 6 - a barrier layer of In x Al 1-x N, where x = 0.12-0.16 with a thickness of 9-18 nm; 7 - a dielectric layer of Si 3 N 4 with a thickness of 2-4 nm; 8 - metal contact to the source, 9 - metal contact to the gate, 10 - metal contact to the drain; 11 - conductive region between the
Настоящий гетероструктурный полевой транзистор изготавливают с использованием оптической и электронной литографии для формирования контактов 8, 10, 9 соответственно к областям истока, стока и затвора. При изготовлении транзистора не производят удаление слоя диэлектрика в подконтактных областях, омические контакты 10, 8 соответственно к стоку и истоку формируют вжиганием с формированием проводящих областей 11 и 12 под областями истока и стока. Так как вся свободная поверхность оказывается закрыта пассивирующим слоем Si3N4, существенно увеличивается напряжение пробоя, связанное с поверхностными состояниями на поверхности полупроводника. Оптимальная толщина Si3N4 позволяет обеспечить сочетание высоких пробойных напряжений и низкого контактного сопротивления.The present heterostructured field effect transistor is manufactured using optical and electronic lithography to form
Настоящий гетероструктурный полевой транзистор относится к нормально открытым (т.е. обеспечивает протекание тока сток-исток при нулевом смещении на затворе) и функционирует следующим образом: при подаче напряжения между контактами 8 и 10 возникает ток, протекающий в области двумерного электронного газа, расположенного преимущественно в области интерфейса между буферным слоем 4 и интерфейсным слоем 5, при этом величина насыщенного тока зависит от концентрации носителей в двумерном газе и определяется составом барьерного слоя 6 и напряжением на металлическом контакте 9 к затвору. При приложении обратного смещения к контакту 9 концентрация носителей в двумерном газе уменьшается, что снижает насыщенный ток. Таким образом, осуществляется управление током сток-исток путем подачи напряжения на контакт 9. Для достижения больших токов необходимо подавать высокие напряжения, однако при этом возможно возникновение паразитных утечек (а при более высоких напряжениях - пробоя) по поверхности барьерного слоя 6, что связано с наличием поверхностных состояний на свободной поверхности полупроводника. Использование пассивирующего диэлектрического слоя из Si3N4 позволяет существенно снизить величину утечек и поднять напряжение пробоя и, соответственно, рабочее напряжение транзистора, что в сочетании с высокими насыщенными токами сток-исток позволяет обеспечить большой уровень коммутируемой мощности.This heterostructured field-effect transistor is normally open (i.e., it provides a drain-source current at zero bias on the gate) and operates as follows: when voltage is applied between
Пример 1. На подложке из SiC ориентации (0001) политипа 6Н была эпитаксиально выращена слоистая гетероструктура из полупроводников металлической полярности, содержанная буферный слой из CaN, барьерный слой из InxAl1-xN, где x=0,145 толщиной 12 нм и диэлектрический слой из Si3N4 толщиной 2,1 нм, обладающая концентрацией носителей в канале 2,88⋅1013 см-2 при комнатной температуре, на основе которой методами постростовой обработки на стандартизованном оборудовании был создан полевой транзистор с шириной затвора 1 микрон и длиной затвора 90 микрон, расстоянием сток-исток 6 микрон, контакт к затвору был выполнен из Ni/Au, омические контакты к стоку и истоку были выполнены из Ti/Al/Ni/Au и подвергнуты термическому отжигу при 850°С. Транзистор обладал следующими параметрами: насыщенный ток Idss=l,55 А/мм, напряжение пробоя Ubr=70 В.Example 1. On a SiC substrate of the (0001) orientation of the 6H polytype, a layered heterostructure of semiconductors of metallic polarity was grown epitaxially, containing a CaN buffer layer, an In x Al 1-x N barrier layer, where x = 0.145 12 nm thick and a dielectric layer made of Si 3 N 4 with a thickness of 2.1 nm, having a carrier concentration in the channel of 2.88 × 13 13 cm -2 at room temperature, on the basis of which a field-effect transistor with a gate width of 1 micron and a gate length was created using post-growth processing on standardized equipment 90 microns, distance the drain source is 6 microns, the gate contact was made of Ni / Au, the ohmic contacts to the drain and source were made of Ti / Al / Ni / Au and were thermally annealed at 850 ° С. The transistor had the following parameters: saturated current I dss = l, 55 A / mm, breakdown voltage U br = 70 V.
Пример 2. На подложке из SiC ориентации (0001) политипа 4Н была эпитаксиально выращена слоистая гетероструктура из полупроводников металлической полярности, содержанная переходный слой из AlGaN толщиной 110 нм, буферный слой из CaN, интерфейсный слой из AlN толщиной 0,75 нм барьерный слой из InxAl1-xN, где х=0,14 толщиной 15 нм и диэлектрический слой из Si3N4 толщиной 3,7 нм, обладающая концентрацией носителей в канале 3,05⋅1013 см-2 при комнатной температуре, на основе которой методами постростовой обработки на стандартизованном оборудовании был создан полевой транзистор с шириной затвора 1 микрон и длиной затвора 90 микрон, расстоянием сток-исток 6 микрон, контакт к затвору был выполнен из Ni/Au, омические контакты к стоку и истоку были выполнены из Ti/Al/Ni/Au и подвергнуты термическому отжигу при 850°С. Транзистор обладал следующими параметрами: насыщенный ток Idss=1,6 А/мм, напряжение пробоя Ubr=80 В.Example 2. On a SiC substrate of the (0001) orientation of the 4H polytype, a layered heterostructure of semiconductors of metallic polarity was epitaxially grown, containing an AlGaN transition layer 110 nm thick, a CaN buffer layer, an AlN interface layer 0.75 nm thick, an In barrier layer x Al 1-x N, where x = 0.14 with a thickness of 15 nm and a dielectric layer of Si 3 N 4 with a thickness of 3.7 nm, having a carrier concentration in the channel of 3.05,010 13 cm -2 at room temperature, based which was created by post-growth processing methods on standardized equipment field transistor with a gate width of 1 micron and a gate length of 90 microns, a drain-source distance of 6 microns, the contact to the gate was made of Ni / Au, the ohmic contacts to the drain and source were made of Ti / Al / Ni / Au and subjected to thermal annealing at 850 ° C. The transistor had the following parameters: saturated current I dss = 1.6 A / mm, breakdown voltage U br = 80 V.
Достигнутое напряжение пробоя в 80 В позволило использовать стандартное рабочее напряжение транзистора 28 В и получить удельную мощность более 4 Вт/мм.The achieved breakdown voltage of 80 V made it possible to use the standard operating voltage of the transistor 28 V and obtain a specific power of more than 4 W / mm.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2016144697U RU169284U1 (en) | 2016-11-15 | 2016-11-15 | HETEROSTRUCTURAL FIELD TRANSISTOR |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2016144697U RU169284U1 (en) | 2016-11-15 | 2016-11-15 | HETEROSTRUCTURAL FIELD TRANSISTOR |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU169284U1 true RU169284U1 (en) | 2017-03-14 |
Family
ID=58449990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2016144697U RU169284U1 (en) | 2016-11-15 | 2016-11-15 | HETEROSTRUCTURAL FIELD TRANSISTOR |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU169284U1 (en) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000059084A2 (en) * | 1999-03-26 | 2000-10-05 | Matsushita Electric Industrial Co., Ltd. | Semiconductors structures using a group iii-nitride quaternary material system with reduced phase separation and method of fabrication |
| US20010020700A1 (en) * | 2000-01-13 | 2001-09-13 | Kaoru Inoue | Semiconductor device |
| US6429467B1 (en) * | 1999-01-29 | 2002-08-06 | Nec Corporation | Heterojunction field effect transistor |
| US20040155260A1 (en) * | 2001-08-07 | 2004-08-12 | Jan Kuzmik | High electron mobility devices |
| US20100330754A1 (en) * | 2009-06-24 | 2010-12-30 | Francois Hebert | Methods for manufacturing enhancement-mode hemts with self-aligned field plate |
| RU154437U1 (en) * | 2015-02-05 | 2015-08-27 | Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Национальный исследовательский университет "МИЭТ" (МИЭТ) | HETEROSTRUCTURAL FIELD TRANSISTOR BASED ON GALLIUM NITRIDE WITH IMPROVED STABILIZATION OF VOLT-AMPER CHARACTERISTIC |
-
2016
- 2016-11-15 RU RU2016144697U patent/RU169284U1/en active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6429467B1 (en) * | 1999-01-29 | 2002-08-06 | Nec Corporation | Heterojunction field effect transistor |
| WO2000059084A2 (en) * | 1999-03-26 | 2000-10-05 | Matsushita Electric Industrial Co., Ltd. | Semiconductors structures using a group iii-nitride quaternary material system with reduced phase separation and method of fabrication |
| US20010020700A1 (en) * | 2000-01-13 | 2001-09-13 | Kaoru Inoue | Semiconductor device |
| US20040155260A1 (en) * | 2001-08-07 | 2004-08-12 | Jan Kuzmik | High electron mobility devices |
| US20100330754A1 (en) * | 2009-06-24 | 2010-12-30 | Francois Hebert | Methods for manufacturing enhancement-mode hemts with self-aligned field plate |
| RU154437U1 (en) * | 2015-02-05 | 2015-08-27 | Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Национальный исследовательский университет "МИЭТ" (МИЭТ) | HETEROSTRUCTURAL FIELD TRANSISTOR BASED ON GALLIUM NITRIDE WITH IMPROVED STABILIZATION OF VOLT-AMPER CHARACTERISTIC |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Tsou et al. | 2.07-kV AlGaN/GaN Schottky barrier diodes on silicon with high Baliga’s figure-of-merit | |
| Kumar et al. | AlGaN/GaN HEMTs on SiC with f T of over 120 GHz | |
| KR101108344B1 (en) | Methods of fabricating nitride-based transistors with a cap layer and a recessed gate | |
| US8710511B2 (en) | AIN buffer N-polar GaN HEMT profile | |
| KR101008272B1 (en) | Normally off nitride high electron mobility transistor and method for manufacturing thereof | |
| Ueno et al. | 4H-SiC MOSFETs utilizing the H 2 surface cleaning technique | |
| US20080079009A1 (en) | Semiconductor device | |
| US9331163B2 (en) | Transistor with diamond gate | |
| US20180182879A1 (en) | Aluminum-gallium-nitride compound/gallium-nitride high-electron-mobility transistor | |
| US9257547B2 (en) | III-N device structures having a non-insulating substrate | |
| Zhou et al. | Schottky-contact technology in InAlN/GaN HEMTs for breakdown voltage improvement | |
| Lee et al. | AlGaN/GaN-based lateral-type Schottky barrier diode with very low reverse recovery charge at high temperature | |
| CN110164769B (en) | Gallium oxide field effect transistor and preparation method thereof | |
| Zhu et al. | Effects of rapid thermal annealing on ohmic contact of AlGaN/GaN HEMTs | |
| Anderson et al. | Nanocrystalline Diamond-Gated AlGaN/GaN HEMT | |
| CN106549040A (en) | A kind of back of the body potential barrier HEMT and preparation method | |
| CN105336770A (en) | Gallium nitride based high electron mobility transistor epitaxial structure and manufacturing method thereof | |
| CN110223920B (en) | Gallium oxide field effect transistor and preparation method thereof | |
| CN106449773B (en) | GaN-based Schottky diode structure and manufacturing method thereof | |
| CN104465403B (en) | The preparation method of enhanced AlGaN/GaN HEMT devices | |
| RU169284U1 (en) | HETEROSTRUCTURAL FIELD TRANSISTOR | |
| KR20130053576A (en) | Nitride-based heterojunction semiconductor device and method for the same | |
| US20130248878A1 (en) | Method for manufacturing nitride semiconductor device and the same manufactured thereof | |
| Zhao et al. | AlGaN/GaN HEMTs with a magnetron-sputtered AlN buffer layer | |
| RU2534442C1 (en) | Method for manufacture of powerful shf transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| QB9K | Licence granted or registered (utility model) |
Free format text: LICENCE FORMERLY AGREED ON 20191017 Effective date: 20191017 |