RU164172U1

RU164172U1 - INTEGRAL AMPLIFIER WITH ADVANCED DYNAMIC RANGE

Info

Publication number: RU164172U1
Application number: RU2016104440/08U
Authority: RU
Inventors: Михаил Сергеевич Бычков
Original assignee: Михаил Сергеевич Бычков
Priority date: 2016-02-10
Filing date: 2016-02-10
Publication date: 2016-08-20

Abstract

Интегральный усилитель с расширенным динамическим диапазоном, содержащий первый, второй и третий транзисторы и источник тока, отличающийся тем, что введены первый, второй, третий, четвертый и пятый резисторы, при этом первая клемма источника тока соединена с шиной заземления, а вторая клемма через третий резистор соединена с истоком третьего транзистора и через второй резистор соединена с истоком второго транзистора и с затвором первого транзистора, первая клемма первого резистора соединена с шиной заземления, а вторая клемма является входной клеммой интегрального усилителя с расширенным динамическим диапазоном и соединена с затвором второго транзистора и с истоком первого транзистора, первая клемма пятого резистора соединена со стоком второго транзистора, а вторая клемма соединена со стоком третьего транзистора и через четвертый резистор соединена со стоком первого транзистора, причем номиналы второго и третьего резисторов выбираются равными, а проводимости первого, второго, четвертого и пятого резисторов выбираются из соотношениягде: g- проводимость выходного сопротивления источника сигнала, g- проводимость первого резистора, g- проводимость второго резистора, g- проводимость четвертого резистора, g- проводимость пятого резистора, S- крутизна выходной характеристики в рабочей точке первого транзистора.An integrated amplifier with an extended dynamic range, containing the first, second and third transistors and a current source, characterized in that the first, second, third, fourth and fifth resistors are introduced, the first terminal of the current source connected to the ground bus, and the second terminal through the third the resistor is connected to the source of the third transistor and through the second resistor is connected to the source of the second transistor and to the gate of the first transistor, the first terminal of the first resistor is connected to the ground bus, and the second terminal is in an integrated amplifier with an extended dynamic range and connected to the gate of the second transistor and to the source of the first transistor, the first terminal of the fifth resistor is connected to the drain of the second transistor, and the second terminal is connected to the drain of the third transistor and connected to the drain of the first transistor, and the ratings the second and third resistors are chosen equal, and the conductivities of the first, second, fourth and fifth resistors are selected from the relation where: g is the output conductivity the resistance of the signal source, g is the conductivity of the first resistor, g is the conductivity of the second resistor, g is the conductivity of the fourth resistor, g is the conductivity of the fifth resistor, S is the steepness of the output characteristic at the operating point of the first transistor.

Description

Полезная модель относится к электронике и может быть использована для создания интегральных усилителей с расширенным динамическим диапазоном.The utility model relates to electronics and can be used to create integrated amplifiers with an extended dynamic range.

Известен усилитель [RU 2193273, С2, H03F 3/26, H03F 3/45, 10.06.2002], содержащий первую входную дифференциальную пару на транзисторах Т5 и Т6 первого типа проводимости, базы которых подключены к входным клеммам (+) и (-), а их эмиттеры соединены между собой и с одним концом источника стабильного тока ИСТ-1, второй конец которого подключен к источнику отрицательного напряжения E_n ^-, отражатель тока ОТ-1 на транзисторе Т2 и диоде D1 и отражатель тока ОТ-2 на транзисторе Т4 и диоде D3; при этом анод диода D1 и эмиттер транзистора Т2 через резисторы R1 и R2 соответственно соединены с шиной источника положительного напряжения E_n ⁺, а база транзистора Т2 соединена с катодом диода D1 и с анодом диода D3, коллектор транзистора Т2 соединен с эмиттером транзистора Т4 и с коллектором транзистора Т6, а коллектор транзистора Т4 соединен со входом буферного каскада и с коллектором транзистора Т12, вторую входную дифференциальную пару на транзисторах Т7 и Т8 второго типа проводимости, базы которых соединены соответственно с базами транзисторов Т5 и Т6, а их эмиттеры соединены между собой и с одним концом источника стабильного тока ИСТ-2, второй конец которого подключен к источнику положительного напряжения E_n ⁺, отражатель тока ОТ-3 на транзисторе Т10 и диоде D9, отражатель тока ОТ-4 на транзисторе Т12 и диоде D11, два управляемых источника тока подпитки I_n1 и I_n2, первый источник тока подпитки I_n1 образован транзистором Т17 и резистором R5, причем, катод диода D9 и эмиттер транзистора Т10 через резисторы R3 и R4 соответственно соединены с шиной источника отрицательного питания E_n ^-, база транзистора Т10 соединена с анодом диода D9 и с катодом диода D11, коллектор транзистора Т10 соединен с эмиттером транзистора Т12 и с коллектором транзистора Т8, база транзистора Т17 соединена с катодом диода D1, а эмиттер транзистора Т17 соединен через резистор R5 с источником положительного напряжения E_n ⁺, коллектор транзистора Т17 соединен с эмиттером транзистора Т4 и с одним концом ускоряющего конденсатора С_у1, второй конец которого соединен с коллектором транзистора Т4, база которого подключена к коллектору транзистора Т5 и к катоду диода D3, второй источник подпитки I_n2 образован транзисторами Т18 и резистором R6, причем, база транзистора Т18 соединена с анодом диода D9, а эмиттер транзистора Т18 соединен через резистор R6 с источником отрицательного напряжения E_n ^-, коллектор транзистора Т18 соединен с эмиттером транзистора Т12 и с одним концом ускоряющего конденсатора С_у2, второй конец которого соединен с коллектором транзистора Т12, база которого подключена к коллектору транзистора Т7 и к аноду диода D11.The known amplifier [RU 2193273, C2, H03F 3/26, H03F 3/45, 06/10/2002] containing the first input differential pair on transistors T5 and T6 of the first type of conductivity, the bases of which are connected to the input terminals (+) and (-) and their emitters are interconnected with one end of the IST-1 stable current source, the second end of which is connected to a negative voltage source E _n ^- , the current reflector OT-1 on transistor T2 and diode D1, and the current reflector OT-2 on transistor T4 and diode D3; the anode of the diode D1 and the emitter of the transistor T2 through resistors R1 and R2 are respectively connected to the bus of the positive voltage source E _n ⁺ , and the base of the transistor T2 is connected to the cathode of the diode D1 and to the anode of the diode D3, the collector of the transistor T2 is connected to the emitter of the transistor T4 and c the collector of transistor T6, and the collector of transistor T4 is connected to the input of the buffer stage and to the collector of transistor T12, the second input differential pair on transistors T7 and T8 of the second type of conductivity, the bases of which are connected respectively to the bases of the transistor ov T5 and T6, and their emitters are interconnected and with one end of the IST-2 stable current source, the second end of which is connected to a positive voltage source E _n ⁺ , current reflector OT-3 on transistor T10 and diode D9, current reflector OT- 4 on the transistor T12 and the diode D11, two controlled sources of the make-up current I _n1 and I _n2 , the first make-up current source I _{n1 is} formed by the transistor T17 and the resistor R5, and the cathode of the diode D9 and the emitter of the transistor T10 through the resistors R3 and R4 are respectively connected to the bus source of negative supply E _n ^-, tranzis base ora T10 is connected to the anode of the diode D9 and the cathode D11 diode T10 transistor collector is connected to the emitter of transistor T12 and to the collector of the T8 transistor, the base of transistor T17 is connected to the cathode of D1 diode, and T17 transistor whose emitter is connected through R5 resistor to a source of positive voltage E _n ⁺ , the collector of transistor T17 is connected to the emitter of transistor T4 and to one end of the accelerating capacitor C _y1 , the second end of which is connected to the collector of transistor T4, the base of which is connected to the collector of transistor T5 and to the cathode of diode D3, the second source make-up source I _{n2 is} formed by transistors T18 and resistor R6, moreover, the base of transistor T18 is connected to the anode of diode D9, and the emitter of transistor T18 is connected through a resistor R6 to a source of negative voltage E _n ^- , the collector of transistor T18 is connected to the emitter of transistor T12 and to one end accelerating capacitor C _y2 , the second end of which is connected to the collector of transistor T12, the base of which is connected to the collector of transistor T7 and to the anode of diode D11.

Недостатком этого технического решения является относительно высокий уровень нелинейных искажений.The disadvantage of this technical solution is the relatively high level of non-linear distortion.

Известен также интегральный усилитель [RU 2072624, C1, H03F 1/32, 27.01.1997], содержащий каскад предварительного усиления и каскад оконечного усиления, коллектор транзистора которого через последовательно соединенные нагрузочный резистор и резистор фильтра нижних частот подключен к шине питания, а через резистор отрицательной обратной связи к базе этого транзистора и к коллектору транзистора каскада предварительного усиления, эмиттер которого и эмиттер транзистора каскада оконечного усиления нагружены на цепи отрицательной обратной связи по току и стабилизации режима по постоянному току, база транзистора каскада предварительного усиления через первый резистор базового смещения подключена к выходу фильтра нижних частот, второй резистор базового смещения, первый вывод которого подключен к общей шине, элемент управления на транзисторе, коллектор которого соединен с базой транзистора каскада предварительного усиления, эмиттер с вторым выводом второго резистора базового смещения, а также резистивный делитель напряжения, включенный между выходом фильтра нижних частот и общей шиной и выполненный на первом и втором резисторах, при этом R_э/R_экв 0,005°С 0,05, где R_э второй резистор базового смещения, R_экв R₁R₂/R₁+R₂, R₁ и R₂ первый и второй резисторы резистивного делителя напряжения.An integral amplifier is also known [RU 2072624, C1, H03F 1/32, 01/27/1997], comprising a pre-amplification cascade and a final amplification cascade, the collector of the transistor of which is connected to the power bus through a load resistor and a low-pass filter resistor, and through a resistor negative feedback to the base of this transistor and to the collector of the transistor of the preamplifier stage, the emitter of which and the emitter of the transistor of the final amplification stage are loaded on the negative current feedback circuit and stabilization of the direct current mode, the base of the pre-amplification stage transistor is connected to the output of the low-pass filter through the first base bias resistor, the base bias resistor, the first output of which is connected to a common bus, is a control element on the transistor whose collector is connected to the base of the pre-stage transistor amplification, an emitter with a second output of the second base bias resistor, as well as a resistive voltage divider connected between the output of the low-pass filter and the common bus minutes and formed on the first and second resistors, wherein R _e / R _eq 0,005 ° C of 0.05, wherein R _e second base bias resistor, R _eq ₁ R ₂ R / R ₁ + R _2, R ₁ and R _2, the first and second resistors of the resistive voltage divider.

Наиболее близким по технической сущности к предложенному является усилитель [RU 2436224, C1, H03F 1/34, H03F 1/26, 10.12.2011], состоящий из входной цепи сдвига уровня, вход которой соединен с неинвертирующим входом усилителя, первый выход соединен с базой первого n-p-n транзистора, а второй выход - с базой первого p-n-р транзистора и с первым выводом первого источника тока, второй вывод которого соединен с шиной отрицательного питания и с зажимом питания первого токового зеркала, вход которого соединен с коллектором первого p-n-р транзистора, эмиттер которого подключен к инвертирующему входу усилителя и к эмиттеру первого n-p-n транзистора, коллектор которого соединен со входом второго токового зеркала, зажим питания которого подключен к шине положительного питания усилителя и к первому выводу второго источника тока, второй вывод которого соединен с базой первого n-p-n транзистора, первый выход первого токового зеркала соединен с первым выходом второго токового зеркала и с первым входом выходного буфера, выход которого соединен с выходом усилителя, второй вход подключен к второму выходу первого токового зеркала, а третий вход - ко второму выходу второго токового зеркала, второй n-p-n транзистор, база которого подключена к базе первого n-p-n транзистора, второй p-n-р транзистор, база которого подключена к базе первого p-n-р транзистора, а эмиттер соединен с эмиттером второго n-р-n транзистора, третье токовое зеркало, зажим питания, которого соединен с шиной отрицательного питания, а первый вход - с коллектором второго р-n-р транзистора, дополнительный буфер, первый вход которого соединен с первым выходом третьего токового зеркала, а второй вход подключен ко второму выходу третьего токового зеркала, четвертое токовое зеркало, зажим питания которого подключен к шине положительного питания, вход соединен с коллектором второго n-p-n транзистора, первый выход подключен к первому выходу третьего токового зеркала, а второй выход соединен с третьим входом дополнительного буфера, третий и четвертый n-p-n транзисторы соответственно, эмиттеры которых соединены между собой и подключены к третьему выходу третьего токового зеркала, а базы соединены между собой и с выходом дополнительного буфера, коллектор третьего n-p-n транзистора подключен к входу управления четвертого токового зеркала, а коллектор четвертого n-p-n транзистора подключен к входу управления второго токового зеркала, пятый и шестой n-p-n транзисторы, коллекторы которых соединены между собой и с шиной положительного питания, базы соединены между собой и с выходом выходного буфера, а эмиттеры соединены между собой и подключены к третьему выходу третьего токового зеркала, третий и четвертый p-n-р транзисторы, базы которых соединены между собой и с выходом дополнительного буфера, эмиттеры соединены между собой и подключены к третьему выходу четвертого токового зеркала, коллектор третьего p-n-р транзистора соединен со входом управления третьего токового зеркала, а коллектор четвертого p-n-р транзистора - со входом управления первого токового зеркала, пятый и шестой p-n-р транзисторы, эмиттеры которых соединены между собой и с третьим выходом четвертого токового зеркала, базы соединены между собой и подключены к выходу выходного буфера, а коллекторы соединены между собой и с шиной отрицательного питания.The closest in technical essence to the proposed one is an amplifier [RU 2436224, C1, H03F 1/34, H03F 1/26, 12/10/2011], consisting of an input level shift circuit, the input of which is connected to the non-inverting input of the amplifier, the first output is connected to the base the first npn transistor, and the second output with the base of the first pn-p transistor and with the first output of the first current source, the second output of which is connected to the negative power bus and to the power clamp of the first current mirror, the input of which is connected to the collector of the first pn-p transistor, whose emitter is sub it is connected to the inverting input of the amplifier and to the emitter of the first npn transistor, the collector of which is connected to the input of the second current mirror, the power clamp of which is connected to the positive power bus of the amplifier and to the first output of the second current source, the second output of which is connected to the base of the first npn transistor, the first output the first current mirror is connected to the first output of the second current mirror and to the first input of the output buffer, the output of which is connected to the output of the amplifier, the second input is connected to the second output of the first current of the second mirror, and the third input - to the second output of the second current mirror, the second npn transistor, the base of which is connected to the base of the first npn transistor, the second pn-p transistor, the base of which is connected to the base of the first pn-p transistor, and the emitter is connected to the emitter of the second transistor npn, a third current mirror, a power clip that is connected to the negative power bus, and the first input to the collector of the second pnp transistor, an additional buffer, the first input of which is connected to the first output of the third current mirror, and second entrance by it is connected to the second output of the third current mirror, the fourth current mirror, the power clip of which is connected to the positive power bus, the input is connected to the collector of the second npn transistor, the first output is connected to the first output of the third current mirror, and the second output is connected to the third input of the additional buffer, the third and the fourth npn transistors, respectively, whose emitters are interconnected and connected to the third output of the third current mirror, and the bases are interconnected with the output of the additional buffer, the collector of the third npn transistor is connected to the control input of the fourth current mirror, and the collector of the fourth npn transistor is connected to the control input of the second current mirror, the fifth and sixth npn transistors, the collectors of which are connected to each other and to the positive supply bus, the bases are connected to each other and to the output output buffers, and emitters are interconnected and connected to the third output of the third current mirror, the third and fourth pn-p transistors, the bases of which are interconnected and with the output of an additional b scam, emitters are interconnected and connected to the third output of the fourth current mirror, the collector of the third pn-p transistor is connected to the control input of the third current mirror, and the collector of the fourth pn-p transistor is connected to the control input of the first current mirror, fifth and sixth pn-p transistors whose emitters are connected to each other and to the third output of the fourth current mirror, the bases are connected to each other and connected to the output of the output buffer, and the collectors are connected to each other and to the negative power bus.

Недостатком наиболее близкого технического решения является относительно низкая стабильность коэффициента передачи усилителя.The disadvantage of the closest technical solution is the relatively low stability of the gain of the amplifier.

Задачей, которая решается в предложенном техническом решении, является создание интегрального усилителя с повышенной стабильностью коэффициента передачи усилителя, способного работать на высоких частотах, обеспечивать малый уровень нелинейные искажения с одновременным подавлением шумов основного транзистора и пониженную чувствительность к отклонениям технологического процесса изготовления микросхемы.The problem that is solved in the proposed technical solution is to create an integrated amplifier with increased stability of the gain of the amplifier, capable of operating at high frequencies, to provide a low level of nonlinear distortion while suppressing the noise of the main transistor and reduced sensitivity to deviations of the technological process of manufacturing the chip.

Требуемый технический результат заключается в повышении стабильности коэффициента передачи усилителя.The required technical result is to increase the stability of the gain of the amplifier.

Поставленная задача решается, а требуемый технический результат достигается тем, что в устройство, содержащее первый, второй и третий транзисторы и источник тока, согласно полезной модели, введены первый, второй, третий, четвертый и пятый резисторы, при этом, первая клемма источника тока соединена с шиной заземления, а вторая клемма через третий резистор соединена с истоком третьего транзистора и через второй резистор соединена с истоком второго транзистора и с затвором первого транзистора, первая клемма первого резистора соединена с шиной заземления, а вторая клемма является входной клеммой устройства и соединена с затвором второго транзистора и с истоком первого транзистора, первая клемма пятого резистора соединена со стоком второго транзистора, а вторая клемма соединена со стоком третьего транзистора и через четвертый резистор соединена со стоком первого транзистора, причем, номиналы второго и третьего резисторов выбираются равными, а проводимости первого, второго, четвертого и пятого резисторов выбираются из соотношенияThe problem is solved, and the required technical result is achieved by the fact that in the device containing the first, second and third transistors and a current source, according to a utility model, the first, second, third, fourth and fifth resistors are introduced, while the first terminal of the current source is connected with the grounding bus, and the second terminal is connected through the third resistor to the source of the third transistor and through the second resistor is connected to the source of the second transistor and to the gate of the first transistor, the first terminal of the first resistor is connected to the buses grounding, and the second terminal is the input terminal of the device and is connected to the gate of the second transistor and to the source of the first transistor, the first terminal of the fifth resistor is connected to the drain of the second transistor, and the second terminal is connected to the drain of the third transistor and connected to the drain of the first transistor, moreover, the values of the second and third resistors are chosen equal, and the conductivity of the first, second, fourth and fifth resistors are selected from the ratio

где: g_ист - проводимость выходного сопротивления источника сигнала, g₅ - проводимость первого резистора, g₆ - проводимость второго резистора, g₈ - проводимость четвертого резистора, g₉ - проводимость пятого резистора, S₀₁ - крутизна выходной характеристики в рабочей точке первого транзистора 1.where: g _ist - the output impedance of the signal source conductance, g ₅ - conductance of the first resistor, g ₆ - conductivity of the second resistor, g ₈ - fourth resistor conductance, g ₉ - conductivity of the fifth resistor, S ₀₁ - slope of the output characteristic of the working point of the first transistor one.

На чертеже представлена электрическая схема предложенного интегрального усилителя с расширенным динамическим диапазоном совместно с источником сигнала, характеризующимся выходным сопротивлением R_ист (или выходной проводимостью g_ист) источника сигнала и его выходным сигналом (входным сигналом усилителя) U_{ист.сигн}.The drawing shows an electric circuit of the proposed integrated amplifier with an extended dynamic range together with a signal source characterized by an output resistance R _Ist (or output conductivity g _Ist ) of a signal source and its output signal (input signal of an amplifier) U _Ist.ignal .

Интегральный усилитель с расширенным динамическим диапазоном содержит первый 1, второй 2 и третий 3 транзисторы и источник 4 тока.An integrated amplifier with an extended dynamic range contains the first 1, second 2 and third 3 transistors and a current source 4.

Интегральный усилитель с расширенным динамическим диапазоном содержит также первый 5, второй 6, третий 7, четвертый 8 и пятый 9 резисторы.The integrated dynamic range amplifier also contains the first 5, second 6, third 7, fourth 8 and fifth 9 resistors.

В интегральном усилителе с расширенным динамическим диапазоном первая клемма источника 4 тока соединена с шиной 10 заземления, а вторая клемма источника 4 тока 4 через третий резистор 7 соединена с истоком третьего транзистора 3 и через второй резистор 6 соединена с истоком второго транзистора 2 и с затвором первого транзистора 1, первая клемма первого резистора 5 соединена с шиной 10 заземления, а вторая клемма является входной клеммой устройства и соединена с затвором второго транзистора 2 и с истоком первого транзистора 1.In an integrated amplifier with an extended dynamic range, the first terminal of the current source 4 is connected to the ground bus 10, and the second terminal of the current source 4 is connected through the third resistor 7 to the source of the third transistor 3 and through the second resistor 6 is connected to the source of the second transistor 2 and with the gate of the first transistor 1, the first terminal of the first resistor 5 is connected to the ground bus 10, and the second terminal is the input terminal of the device and is connected to the gate of the second transistor 2 and to the source of the first transistor 1.

Кроме того, в интегральном усилителе с расширенным динамическим диапазоном первая клемма пятого резистора 9 соединена со стоком второго транзистора 2, а вторая клемма соединена со стоком третьего транзистора 3 и через четвертый резистор 8 соединена со стоком первого транзистора 1.In addition, in an integrated amplifier with an extended dynamic range, the first terminal of the fifth resistor 9 is connected to the drain of the second transistor 2, and the second terminal is connected to the drain of the third transistor 3 and through the fourth resistor 8 is connected to the drain of the first transistor 1.

Особенностью интегрального усилителя с расширенным динамическим диапазоном является то, что номиналы второго 6 и третьего 7 резисторов выбираются равными, а проводимости первого 5, второго 6, четвертого 7 и пятого 9 резисторов выбираются из соотношенияA feature of an integrated amplifier with an extended dynamic range is that the values of the second 6 and third 7 resistors are chosen equal, and the conductivity of the first 5, second 6, fourth 7 and fifth 9 resistors are selected from the ratio

где: g_ист - проводимость выходного сопротивления источника сигнала, g₅ - проводимость первого резистора 5, g₆ - проводимость второго резистора 6, g₈ - проводимость четвертого резистора 8, g₉ - проводимость пятого резистора 9, S₀₁ - крутизна выходной характеристики в рабочей точке первого транзистора 1.where: g _ist - the output impedance of the signal source conductance, g ₅ - conductance of the first resistor 5, g ₆ - conductivity of the second resistor 6, g ₈ - fourth resistor conductivity 8, g ₉ - conductivity fifth resistor 9, S ₀₁ - slope of the output characteristic in operating point of the first transistor 1.

Для упрощения в схеме интегрального усилителя с расширенным динамическим диапазоном, предназначенного для работы в диапазоне средних частот, не указаны цепи задания рабочей точки транзисторов и не показаны развязывающие емкости, поскольку в диапазоне средних частот их можно считать короткозамкнутыми.To simplify the scheme of an integrated amplifier with an extended dynamic range, designed to operate in the mid-frequency range, the transistor operating point reference circuits are not indicated and decoupling capacities are not shown, since they can be considered short-circuited in the medium-frequency range.

Представленная схема реализована на базе МОП транзисторов, но возможна реализация и на биполярных транзисторах.The presented circuit is implemented on the basis of MOS transistors, but implementation on bipolar transistors is also possible.

Работает интегральный усилитель с расширенным динамическим диапазоном следующим образом.Works integrated amplifier with an extended dynamic range as follows.

Входной сигнал от источника U_{ист.сигн} с выходным сопротивлением R_ист поступает на вход каскада, состоящего из второго 2 и третьего 3 транзисторов, второго 6, третьего 7 и пятого 9 резисторов и источника 4 тока.Input signal U from the source _ist.sign with output impedance R _ist fed to the input stage, consisting of two second and third transistors 3, second 6, third 7 and 9 of the fifth resistor and current source 4.

Фактически работает только одна половина дифференциального каскада, что необходимо для того, чтобы ослабить влияние индуктивности земляного вывода на диапазон рабочих частот.In fact, only one half of the differential cascade works, which is necessary in order to attenuate the effect of the inductance of the earth terminal on the operating frequency range.

Переменный входной сигнал, поступающий на затвор второго транзистора 2, возбуждает в последнем переменные токи стока и истока, которые кроме полезного сигнала содержат в себе шумы и нелинейные искажения. Протекая через пятый резистор 9 ток стока второго транзистора 2 преобразуется в переменное напряжение, а ток истока второго транзистора 2, протекая через второй резистор 6, преобразуется в переменное напряжение, которое используется для подавления нелинейных искажений и частично шумов второго транзистора 2. Переменное напряжение, снимаемое с со второго резистора 6, поступает на вход первого сумматора, который представляет собой первый транзистор 1, на затвор которого поступает сумма сигналов: полезный входной сигнал и нелинейные искажения и шумы второго транзистора 2. На второй вход этого сумматора (исток первого транзистора 1) поступает полезный входной сигнал от источника U_{ист.сигн}.An alternating input signal arriving at the gate of the second transistor 2 excites alternating drain and source currents in the latter, which, in addition to the useful signal, contain noise and non-linear distortions. Flowing through the fifth resistor 9, the drain current of the second transistor 2 is converted to alternating voltage, and the source current of the second transistor 2, flowing through the second resistor 6, is converted to alternating voltage, which is used to suppress non-linear distortion and partially noise of the second transistor 2. Alternating voltage removed s from the second resistor 6, is fed to the input of the first adder, which is the first transistor 1, the gate of which receives the sum of the signals: a useful input signal and non-linear distortion and the noise of the second transistor 2. The second input of this adder (source of the first transistor 1) receives a useful input signal from the source U source _signal .

Компоненты полезного сигнала, действующие на двух входах первого сумматора, находятся в фазе. Последнее означает, что они будут вычитаться и ток стока первого транзистора 1 будет содержать, практически, только компоненты нелинейных искажений и шумов второго транзистора 2. Выделенные нелинейные искажения и шумы второго транзистора 2 затем усиливаются с помощью каскада усиления ошибки, состоящего из первого транзистора 1 и первого 5 и четвертого 8 резисторов. Коэффициент усиления каскада усиления ошибки выбирается так, чтобы величины компонентов нелинейных искажений и шумов второго транзистора 2, преобразуемые в напряжение на четвертом 8 и пятом 9 резисторах, были одинаковыми. Взаимная компенсация компонент осуществляется с помощью второго сумматора, реализуемого за счет дифференциального съема выходного сигнала на четвертом 8 и пятом 9 резисторах. Рабочая точка выходной (стоковой) характеристики первого транзистора 1 выбирается так, чтобы активная часть выходного сопротивления источника сигнала и параллельное включение первого резистора 5 и выходного сопротивления истока первого транзистора 1 были согласованы по мощности (были равны). Первый резистор 5 выполняет функцию источника тока для первого транзистора 1, поэтому его номинал выбирается гораздо больше (в несколько раз) чем выходное сопротивление истока первого транзистора 1.The components of the useful signal acting on the two inputs of the first adder are in phase. The latter means that they will be subtracted and the drain current of the first transistor 1 will contain, in fact, only the components of non-linear distortion and noise of the second transistor 2. The extracted non-linear distortion and noise of the second transistor 2 are then amplified using the error amplification stage consisting of the first transistor 1 and first 5 and fourth 8 resistors. The gain of the error amplification stage is chosen so that the values of the components of nonlinear distortion and noise of the second transistor 2, converted to voltage on the fourth 8 and fifth 9 resistors, are the same. Mutual compensation of the components is carried out using the second adder, which is implemented by differential removal of the output signal on the fourth 8 and fifth 9 resistors. The operating point of the output (drain) characteristic of the first transistor 1 is selected so that the active part of the output resistance of the signal source and the parallel connection of the first resistor 5 and the output resistance of the source of the first transistor 1 are matched in power (equal). The first resistor 5 performs the function of a current source for the first transistor 1, so its value is chosen much more (several times) than the output resistance of the source of the first transistor 1.

При условиях, что номиналы второго 6 и третьего 7 резисторов равны, а также равны токи и площади второго 2 и третьего 3 транзисторов, то соотношение для компенсации нелинейных искажений и частично шумов второго транзистора имеет вид:Under the conditions that the values of the second 6 and third 7 resistors are equal, and also the currents and areas of the second 2 and third 3 transistors are equal, the ratio for compensating non-linear distortions and partially the noise of the second transistor has the form:

Таким образом, благодаря усовершенствованию известного устройства достигается требуемый технический результат, заключающийся в повышении стабильности коэффициента передачи, поскольку снижаются нелинейные искажения под действием входного сигнала с одновременным подавлением шумов транзисторов. Одновременно обеспечивается и снижение чувствительности усилителя к отклонениям технологического процесса изготовления микросхемы.Thus, due to the improvement of the known device, the required technical result is achieved, which consists in increasing the stability of the transmission coefficient, since the nonlinear distortion under the influence of the input signal is reduced while the noise of transistors is suppressed. At the same time, a decrease in the sensitivity of the amplifier to deviations of the technological process of manufacturing the microcircuit is also provided.

Claims

An integrated amplifier with an extended dynamic range, containing the first, second and third transistors and a current source, characterized in that the first, second, third, fourth and fifth resistors are introduced, the first terminal of the current source connected to the ground bus, and the second terminal through the third the resistor is connected to the source of the third transistor and through the second resistor is connected to the source of the second transistor and to the gate of the first transistor, the first terminal of the first resistor is connected to the ground bus, and the second terminal is in an integrated amplifier with an extended dynamic range and connected to the gate of the second transistor and to the source of the first transistor, the first terminal of the fifth resistor is connected to the drain of the second transistor, and the second terminal is connected to the drain of the third transistor and connected to the drain of the first transistor, and the ratings the second and third resistors are selected equal, and the conductivity of the first, second, fourth and fifth resistors are selected from the ratio

where: g _ist - the output impedance of the signal source conductance, g ₅ - conductance of the first resistor, g ₆ - conductivity of the second resistor, g ₈ - fourth resistor conductance, g ₉ - conductivity of the fifth resistor, S ₀₁ - slope of the output characteristic of the working point of the first transistor .