RU163275U1

RU163275U1 - INTEGRAL DIFFERENTIAL SLOW-MOUNTING AMPLIFIER WITH EXTENDED DYNAMIC RANGE

Info

Publication number: RU163275U1
Application number: RU2016104442/08U
Authority: RU
Inventors: Михаил Сергеевич Бычков
Original assignee: Михаил Сергеевич Бычков
Priority date: 2016-02-10
Filing date: 2016-02-10
Publication date: 2016-07-10

Abstract

Интегральный дифференциальный малошумящий усилитель с расширенным динамическим диапазоном, содержащий первый, второй, третий и четвертый транзисторы и первый и второй источники тока, отличающийся тем, что введены третий источник тока и первый, второй, третий, четвертый, пятый, шестой, седьмой и восьмой резисторы, при этом первые клеммы первого, второго и третьего источников тока соединены с шиной заземления, вторая клемма первого источника тока соединена с базой четвертого транзистора, с первой клеммой источника входного сигнала и через второй резистор соединена с эмиттером второго транзистора, вторая клемма третьего источника тока соединена с базой третьего транзистора, со второй клеммой источника входного сигнала и через первый резистор соединена с эмиттером первого транзистора, вторая клемма второго источника тока соединена через четвертый резистор с базой второго транзистора и с эмиттером четвертого транзистора, а через третий резистор соединена с базой первого транзистора и с эмиттером третьего транзистора, коллектор второго транзистора через восьмой резистор соединен с коллектором третьего транзистора и с первой клеммой пятого резистора, коллектор первого транзистора через шестой резистор соединен с коллектором четвертого транзистора и с первой клеммой седьмого резистора, вторая клемма которого соединена со второй клеммой пятого резистора, причем, номинал первого резистора выбирают равным номиналу второго резистора, номинал третьего резистора выбирают равным номиналу четвертого резистора, номинал пятого резистора выбирают равным номиналу седьмого резистора, номинал шестого резистора выбирают равнAn integrated differential low-noise amplifier with an extended dynamic range containing the first, second, third and fourth transistors and the first and second current sources, characterized in that the third current source and the first, second, third, fourth, fifth, sixth, seventh and eighth resistors are introduced while the first terminals of the first, second and third current sources are connected to the ground bus, the second terminal of the first current source is connected to the base of the fourth transistor, to the first terminal of the input signal source and through the second resistor is connected to the emitter of the second transistor, the second terminal of the third current source is connected to the base of the third transistor, to the second terminal of the input signal source and through the first resistor is connected to the emitter of the first transistor, the second terminal of the second current source is connected through the fourth resistor to the base of the second transistor and the emitter of the fourth transistor, and through the third resistor connected to the base of the first transistor and the emitter of the third transistor, the collector of the second transistor through the eighth resistor connected to the collector of the third transistor and to the first terminal of the fifth resistor, the collector of the first transistor through the sixth resistor is connected to the collector of the fourth transistor and to the first terminal of the seventh resistor, the second terminal of which is connected to the second terminal of the fifth resistor, and the nominal value of the first resistor is chosen equal to the nominal value of the second resistor the nominal value of the third resistor is chosen equal to the nominal value of the fourth resistor, the nominal value of the fifth resistor is chosen equal to the nominal value of the seventh resistor, the nominal value of the sixth resistor ybirayut equally

Description

Полезная модель относится к электронике и может быть использована для создания интегральных дифференциальных малошумящих усилителей с расширенным динамическим диапазоном.The utility model relates to electronics and can be used to create integrated differential low-noise amplifiers with an extended dynamic range.

Известен усилитель [RU 2193273, С2, H03F 3/26, H03F 3/45, 10.06.2002], содержащий первую входную дифференциальную пару на транзисторах Т5 и Т6 первого типа проводимости, базы которых подключены к входным клеммам (+) и (-), а их эмиттеры соединены между собой и с одним концом источника стабильного тока ИСТ-1, второй конец которого подключен к источнику отрицательного напряжения Е_n ^-, отражатель тока ОТ-1 на транзисторе Т2 и диоде D1 и отражатель тока ОТ-2 на транзисторе Т4 и диоде D3, при этом анод диода D1 и эмиттер транзистора Т2 через резисторы R1 и R2 соответственно соединены с шиной источника положительного напряжения Е_n ⁺, а база транзистора Т2 соединена с катодом диода D1 и с анодом диода D3, коллектор транзистора Т2 соединен с эмиттером транзистора Т4 и с коллектором транзистора Т6, а коллектор транзистора Т4 соединен со входом буферного каскада и с коллектором транзистора Т12, вторую входную дифференциальную пару на транзисторах Т7 и Т8 второго типа проводимости, базы которых соединены соответственно с базами транзисторов Т5 и Т6, а их эмиттеры соединены между собой и с одним концом источника стабильного тока ИСТ-2, второй конец которого подключен к источнику положительного напряжения Е_n ⁺, отражатель тока ОТ-3 на транзисторе Т10 и диоде D9, отражатель тока ОТ-4 на транзисторе Т12 и диоде D11, два управляемых источника тока подпитки I_n1 и I_n2, первый источник тока подпитки I_n1 образован транзистором Т17 и резистором R5, причем, катод диода D9 и эмиттер транзистора Т10 через резисторы R3 и R4 соответственно соединены с шиной источника отрицательного питания Е_n ^- база транзистора Т10 соединена с анодом диода D9 и с катодом диода D11, коллектор транзистора Т10 соединен с эмиттером транзистора Т12 и с коллектором транзистора Т8, база транзистора Т17 соединена с катодом диода D1, а эмиттер транзистора Т17 соединен через резистор R5 с источником положительного напряжения Е_n ⁺, коллектор транзистора Т17 соединен с эмиттером транзистора Т4 и с одним концом ускоряющего конденсатора С_у1, второй конец которого соединен с коллектором транзистора Т4, база которого подключена к коллектору транзистора Т5 и к катоду диода D3, второй источник подпитки I_n2 образован транзисторами Т18 и резистором R6, причем, база транзистора Т18 соединена с анодом диода D9, а эмиттер транзистора Т18 соединен через резистор R6 с источником отрицательного напряжения Е_n ^-, коллектор транзистора Т18 соединен с эмиттером транзистора Т12 и с одним концом ускоряющего конденсатора С_у2, второй конец которого соединен с коллектором транзистора Т12, база которого подключена к коллектору транзистора Т7 и к аноду диода Dl 1.The known amplifier [RU 2193273, C2, H03F 3/26, H03F 3/45, 06/10/2002] containing the first input differential pair on transistors T5 and T6 of the first type of conductivity, the bases of which are connected to the input terminals (+) and (-) and their emitters are interconnected and with one end of the IST-1 stable current source, the second end of which is connected to a negative voltage source E _n ^- , the current reflector OT-1 on transistor T2 and diode D1, and the current reflector OT-2 on transistor T4 and diode D3, while the anode of diode D1 and the emitter of transistor T2 through resistors R1 and R2, respectively, are connected us to the bus source of positive voltage E _n ^+, while the base of transistor T2 is connected to the cathode of D1 diode and the anode of the diode D3, the collector of transistor T2 is connected to the T4 transistor emitter and collector of transistor T6 and T4 the transistor collector is connected to the input of the buffer stage and the collector of transistor T12, the second input differential pair on transistors T7 and T8 of the second type of conductivity, the bases of which are connected respectively to the bases of transistors T5 and T6, and their emitters are connected to each other and to one end of a stable current source IST-2, the second end of which is connected to a positive voltage source E _n ⁺ , current reflector OT-3 on transistor T10 and diode D9, current reflector OT-4 on transistor T12 and diode D11, two controllable recharge current sources I _n1 and I _n2 , the first source feeding current I _n1 is formed by transistor T17 and the resistor R5, wherein, cathode of the diode D9 and the emitter of T10 transistor through resistors R3 and R4 respectively connected to a bus source of negative power E _n ^- base of transistor T10 is connected to the anode of the diode D9 and diode cathode D11, collector of transistor T10 is connected the emitter of the transistor T12 and the collector of transistor T8, the base of transistor T17 is connected to the cathode of D1 diode, and T17 transistor whose emitter is connected through R5 resistor to a source of positive voltage E _n ^+, collector of the transistor T17 is connected to the T4 emitter of the transistor and to one end of the accelerating capacitor C _y1 , the second end of which is connected to the collector of transistor T4, the base of which is connected to the collector of transistor T5 and to the cathode of diode D3, the second feed source I _{n2 is} formed by transistors T18 and resistor R6, and the base of transistor T18 with connected to the anode of the diode D9, and the emitter of the transistor T18 is connected through a resistor R6 to a negative voltage source E _n ^- , the collector of the transistor T18 is connected to the emitter of the transistor T12 and to one end of the accelerating capacitor C _y2 , the second end of which is connected to the collector of the transistor T12, the base of which connected to the collector of the transistor T7 and to the anode of the diode Dl 1.

Недостатком этого технического решения является относительно высокий уровень нелинейных искажений.The disadvantage of this technical solution is the relatively high level of non-linear distortion.

Известен также интегральный усилитель [RU 2072624, C1, H03F 1/32, 27.01.1997], содержащий каскад предварительного усиления и каскад оконечного усиления, коллектор транзистора которого через последовательно соединенные нагрузочный резистор и резистор фильтра нижних частот подключен к шине питания, а через резистор отрицательной обратной связи к базе этого транзистора и к коллектору транзистора каскада предварительного усиления, эмиттер которого и эмиттер транзистора каскада оконечного усиления нагружены на цепи отрицательной обратной связи по току и стабилизации режима по постоянному току, база транзистора каскада предварительного усиления через первый резистор базового смещения подключена к выходу фильтра нижних частот, второй резистор базового смещения, первый вывод которого подключен к общей шине, элемент управления на транзисторе, коллектор которого соединен с базой транзистора каскада предварительного усиления, эмиттер с вторым выводом второго резистора базового смещения, а также резистивный делитель напряжения, включенный между выходом фильтра нижних частот и общей шиной и выполненный на первом и втором резисторах, при этом R_э/R_экв 0,005°С 0,05, где R_э второй резистор базового смещения, R_экв R₁R₂/R₁+R₂, R₁ и R₂ первый и второй резисторы резистивного делителя напряжения.An integral amplifier is also known [RU 2072624, C1, H03F 1/32, 01/27/1997], comprising a pre-amplification cascade and a final amplification cascade, the collector of the transistor of which is connected to the power bus through a load resistor and a low-pass filter resistor, and through a resistor negative feedback to the base of this transistor and to the collector of the transistor of the preamplifier stage, the emitter of which and the emitter of the transistor of the final amplification stage are loaded on the negative current feedback circuit and stabilization of the direct current mode, the base of the pre-amplification stage transistor is connected to the output of the low-pass filter through the first base bias resistor, the base bias resistor, the first output of which is connected to a common bus, is a control element on the transistor whose collector is connected to the base of the pre-stage transistor amplification, an emitter with a second output of the second base bias resistor, as well as a resistive voltage divider connected between the output of the low-pass filter and the common bus minutes and formed on the first and second resistors, wherein R _e / R _eq 0,005 ° C of 0.05, wherein R _e second base bias resistor, R _eq ₁ R ₂ R / R ₁ + R _2, R ₁ and R _2, the first and second resistors of the resistive voltage divider.

Наиболее близким по технической сущности к предложенному является усилитель [RU 2436224, C₁, H03F 1/34, H03F 1/26, 10.12.2011], состоящий из входной цепи сдвига уровня, вход которой соединен с неинвертирующим входом усилителя, первый выход соединен с базой первого n-p-n транзистора, а второй выход - с базой первого p-n-p транзистора и с первым выводом первого источника тока, второй вывод которого соединен с шиной отрицательного питания и с зажимом питания первого токового зеркала, вход которого соединен с коллектором первого p-n-p транзистора, эмиттер которого подключен к инвертирующему входу усилителя и к эмиттеру первого n-p-n транзистора, коллектор которого соединен со входом второго токового зеркала, зажим питания которого подключен к шине положительного питания усилителя и к первому выводу второго источника тока, второй вывод которого соединен с базой первого n-p-n транзистора, первый выход первого токового зеркала соединен с первым выходом второго токового зеркала и с первым входом выходного буфера, выход которого соединен с выходом усилителя, второй вход подключен к второму выходу первого токового зеркала, а третий вход - ко второму выходу второго токового зеркала, второй n-p-n транзистор, база которого подключена к базе первого n-p-n транзистора, второй p-n-p транзистор, база которого подключена к базе первого p-n-p транзистора, а эмиттер соединен с эмиттером второго n-p-n транзистора, третье токовое зеркало, зажим питания, которого соединен с шиной отрицательного питания, а первый вход - с коллектором второго p-n-p транзистора, дополнительный буфер, первый вход которого соединен с первым выходом третьего токового зеркала, а второй вход подключен ко второму выходу третьего токового зеркала, четвертое токовое зеркало, зажим питания которого подключен к шине положительного питания, вход соединен с коллектором второго n-p-n транзистора, первый выход подключен к первому выходу третьего токового зеркала, а второй выход соединен с третьим входом дополнительного буфера, третий и четвертый n-p-n транзисторы соответственно, эмиттеры которых соединены между собой и подключены к третьему выходу третьего токового зеркала, а базы соединены между собой и с выходом дополнительного буфера, коллектор третьего n-p-n транзистора подключен к входу управления четвертого токового зеркала, а коллектор четвертого n-p-n транзистора подключен к входу управления второго токового зеркала, пятый и шестой n-p-n транзисторы, коллекторы которых соединены между собой и с шиной положительного питания, базы соединены между собой и с выходом выходного буфера, а эмиттеры соединены между собой и подключены к третьему выходу третьего токового зеркала, третий и четвертый p-n-p транзисторы, базы которых соединены между собой и с выходом дополнительного буфера, эмиттеры соединены между собой и подключены к третьему выходу четвертого токового зеркала, коллектор третьего p-n-p транзистора соединен со входом управления третьего токового зеркала, а коллектор четвертого p-n-p транзистора - со входом управления первого токового зеркала, пятый и шестой p-n-p транзисторы, эмиттеры которых соединены между собой и с третьим выходом четвертого токового зеркала, базы соединены между собой и подключены к выходу выходного буфера, а коллекторы соединены между собой и с шиной отрицательного питания.The closest in technical essence to the proposed one is an amplifier [RU 2436224, C ₁ , H03F 1/34, H03F 1/26, 12/10/2011], consisting of an input level shift circuit, the input of which is connected to the non-inverting input of the amplifier, the first output is connected to the base of the first npn transistor, and the second output with the base of the first pnp transistor and with the first output of the first current source, the second output of which is connected to the negative power bus and to the power clamp of the first current mirror, the input of which is connected to the collector of the first pnp transistor, the emitter of which is connected n to the inverting input of the amplifier and to the emitter of the first npn transistor, the collector of which is connected to the input of the second current mirror, the power clamp of which is connected to the positive power bus of the amplifier and to the first output of the second current source, the second output of which is connected to the base of the first npn transistor, the first output the first current mirror is connected to the first output of the second current mirror and to the first input of the output buffer, the output of which is connected to the output of the amplifier, the second input is connected to the second output of the first current mirrors, and the third input - to the second output of the second current mirror, the second npn transistor, the base of which is connected to the base of the first npn transistor, the second pnp transistor, the base of which is connected to the base of the first pnp transistor, and the emitter is connected to the emitter of the second npn transistor, the third current a mirror, a power clip, which is connected to the negative power bus, and the first input is to the collector of the second pnp transistor, an additional buffer, the first input of which is connected to the first output of the third current mirror, and the second input is connected to the second the output of the third current mirror, the fourth current mirror, the power clamp of which is connected to the positive supply bus, the input is connected to the collector of the second npn transistor, the first output is connected to the first output of the third current mirror, and the second output is connected to the third input of the additional buffer, the third and fourth npn transistors, respectively, whose emitters are interconnected and connected to the third output of the third current mirror, and the bases are interconnected with the output of the additional buffer, the third collector the npn transistor is connected to the control input of the fourth current mirror, and the collector of the fourth npn transistor is connected to the control input of the second current mirror, the fifth and sixth npn transistors, the collectors of which are connected to each other and to the positive supply bus, the bases are connected to each other and to the output buffer output and the emitters are interconnected and connected to the third output of the third current mirror, the third and fourth pnp transistors, the bases of which are interconnected with the output of the additional buffer, the emitters are connected They are interconnected and connected to the third output of the fourth current mirror, the collector of the third pnp transistor is connected to the control input of the third current mirror, and the collector of the fourth pnp transistor is connected to the control input of the first current mirror, the fifth and sixth pnp transistors, the emitters of which are connected to each other and to the third output of the fourth current mirror, the bases are interconnected and connected to the output of the output buffer, and the collectors are interconnected and with the negative power bus.

Недостатком наиболее близкого технического решения является относительно низкая стабильность коэффициента передачи усилителя.The disadvantage of the closest technical solution is the relatively low stability of the gain of the amplifier.

Задачей, которая решается в предложенном техническом решении, является создание усилителя с повышенной стабильностью коэффициента передачи, способного работать на высоких частотах, обеспечивать малый уровень нелинейные искажения с одновременным подавлением шумов основных транзисторов и пониженную чувствительность к отклонениям технологического процесса изготовления микросхемы.The problem that is solved in the proposed technical solution is to create an amplifier with increased stability of the transmission coefficient, capable of operating at high frequencies, to provide a low level of non-linear distortion while suppressing the noise of the main transistors and reduced sensitivity to deviations of the technological process of manufacturing the chip.

Требуемый технический результат заключается в повышении стабильности коэффициента передачи усилителя.The required technical result is to increase the stability of the gain of the amplifier.

Поставленная задача решается, а требуемый технический результат достигается тем, что в устройство, содержащее первый, второй, третий и четвертый транзисторы и первый, второй и третий источники тока, согласно полезной модели, введены первый, второй, третий, четвертый, пятый, шестой, седьмой и восьмой резисторы, при этом, первые клеммы первого, второго и третьего источников тока соединены с шиной заземления, вторая клемма первого источника тока соединена с базой четвертого транзистора, с первой клеммой источника входного сигнала и через второй резистор соединена с эмиттером второго транзистора, вторая клемма третьего источника тока соединена с базой третьего транзистора, со второй клеммой источника входного сигнала и через первый резистор соединена с эмиттером первого транзистора, вторая клемма второго источника тока соединена через четвертый резистор с базой второго транзистора и с эмиттером четвертого транзистора, а через третий резистор соединена с базой первого транзистора и с эмиттером третьего транзистора, коллектор второго транзистора через восьмой резистор соединен с коллектором третьего транзистора и с первой клеммой пятого резистора, коллектор первого транзистора через шестой резистор соединен с коллектором четвертого транзистора и с первой клеммой седьмого резистора, вторая клемма которого соединена со второй клеммой пятого резистора, причем, номинал первого резистора выбирают равным номиналу второго резистора, номинал третьего резистора выбирают равным номиналу четвертого резистора, номинал пятого резистора выбирают равным номиналу седьмого резистора, номинал шестого резистора выбирают равным номиналу восьмого резистора, а проводимости второго, четвертого, седьмого и восьмого резисторов выбирают из соотношенияThe problem is solved, and the required technical result is achieved by the fact that in the device containing the first, second, third and fourth transistors and the first, second and third current sources, according to the utility model, the first, second, third, fourth, fifth, sixth, the seventh and eighth resistors, while the first terminals of the first, second and third current sources are connected to the ground bus, the second terminal of the first current source is connected to the base of the fourth transistor, with the first terminal of the input signal source and through the first resistor is connected to the emitter of the second transistor, the second terminal of the third current source is connected to the base of the third transistor, to the second terminal of the input signal source and through the first resistor is connected to the emitter of the first transistor, the second terminal of the second current source is connected through the fourth resistor to the base of the second transistor and the emitter of the fourth transistor, and through the third resistor is connected to the base of the first transistor and with the emitter of the third transistor, the collector of the second transistor is connected through the eighth resistor inen with the collector of the third transistor and with the first terminal of the fifth resistor, the collector of the first transistor through the sixth resistor is connected to the collector of the fourth transistor and with the first terminal of the seventh resistor, the second terminal of which is connected to the second terminal of the fifth resistor, and the nominal value of the first resistor is chosen equal to the nominal value of the second resistor the nominal value of the third resistor is chosen equal to the nominal value of the fourth resistor, the nominal value of the fifth resistor is chosen equal to the nominal value of the seventh resistor, the nominal value of the sixth resistor is selected equal to the nominal value of the eighth resistor, and the conductivity of the second, fourth, seventh and eighth resistors is selected from the ratio

где: g_OC=1/[R₆+(R_ИСТ/2)], g₈ - проводимость четвертого резистора, g₁₁ - проводимость седьмого резистора, g₁₂ - проводимость восьмого резистора, S₀₂ - крутизна выходной характеристики в рабочей точке второго транзистора, R₆ - сопротивление второго резистора, R_ист - выходное сопротивлений источника сигнала.where: g _OC = 1 / [R ₆ + (R _IST / 2)], g ₈ is the conductivity of the fourth resistor, g ₁₁ is the conductivity of the seventh resistor, g ₁₂ is the conductivity of the eighth resistor, S ₀₂ is the steepness of the output characteristic at the operating point of the second transistor, R ₆ is the resistance of the second resistor, R _Ist is the output resistance of the signal source.

На чертеже представлена электрическая схема предложенного интегрального дифференциального усилителя с расширенным динамическим диапазоном совместно с источником сигнала, характеризующимся выходным сопротивлением R_ист и уровне сигнала U_{ист.сигн}.The drawing shows an electrical diagram of the proposed integrated differential amplifier with an extended dynamic range in conjunction with a signal source, characterized by an output impedance R _Ist and a signal level U _Ist.sign .

Интегральный дифференциальный усилитель с расширенным динамическим диапазоном содержит первый 1, второй 2, третий 3 и четвертый 4 транзисторы, первый 5, второй 6, третий 7, четвертый 8, пятый 9, шестой 10, седьмой 11 и восьмой 12 резисторы, а также первый 13, второй 14 и третий 15 источники тока.An integrated differential amplifier with an extended dynamic range contains the first 1, second 2, third 3 and fourth 4 transistors, the first 5, second 6, third 7, fourth 8, fifth 9, sixth 10, seventh 11 and eighth 12 resistors, as well as the first 13 , second 14 and third 15 current sources.

В интегральном дифференциальном усилителе с расширенным динамическим диапазоном первые клеммы первого 13, второго 14 и третьего 15 источников тока соединены с шиной 16 заземления, вторая клемма первого источника 13 тока соединена с базой четвертого транзистора 4, с первой клеммой источника входного сигнала и через второй резистор 6 соединена с эмиттером второго транзистора 2.In an integrated differential amplifier with an extended dynamic range, the first terminals of the first 13, second 14 and third 15 current sources are connected to the ground bus 16, the second terminal of the first current source 13 is connected to the base of the fourth transistor 4, to the first terminal of the input signal source and through the second resistor 6 connected to the emitter of the second transistor 2.

Кроме того, в интегральном дифференциальном усилителе с расширенным динамическим диапазоном вторая клемма третьего источника 15 тока соединена с базой третьего транзистора 3, со второй клеммой источника входного сигнала и через первый резистор 5 соединена с эмиттером первого транзистора 1, вторая клемма второго источника 14 тока соединена через четвертый резистор 8 с базой второго транзистора 2 и с эмиттером четвертого транзистора 4, а через третий резистор 7 соединена с базой первого транзистора 1 и с эмиттером третьего транзистора 3.In addition, in an integrated differential amplifier with an extended dynamic range, the second terminal of the third current source 15 is connected to the base of the third transistor 3, to the second terminal of the input signal source and through the first resistor 5 is connected to the emitter of the first transistor 1, the second terminal of the second current source 14 is connected through the fourth resistor 8 with the base of the second transistor 2 and with the emitter of the fourth transistor 4, and through the third resistor 7 is connected to the base of the first transistor 1 and with the emitter of the third transistor 3.

Дополнительно в интегральном дифференциальном усилителе с расширенным динамическим диапазоном коллектор второго транзистора 2 через восьмой резистор 12 соединен с коллектором третьего транзистора 3 и с первой клеммой пятого резистора 9, коллектор первого транзистора 1 через шестой резистор 10 соединен с коллектором четвертого транзистора 4 и с первой клеммой седьмого резистора 11, вторая клемма которого соединена со второй клеммой пятого резистора 9, причем, номинал первого резистора выбирают равным номиналу второго резистора, номинал третьего резистора 7 выбирают равным номиналу четвертого резистора 8, номинал пятого резистора 9 выбирают равным номиналу седьмого резистора 11, номинал шестого резистора 10 выбирают равным номиналу восьмого резистора 12, а проводимости второго 6, четвертого 8, седьмого 11 и восьмого 12 резисторов выбирают из соотношенияAdditionally, in an integrated differential amplifier with an extended dynamic range, the collector of the second transistor 2 is connected through the eighth resistor 12 to the collector of the third transistor 3 and to the first terminal of the fifth resistor 9, the collector of the first transistor 1 through the sixth resistor 10 is connected to the collector of the fourth transistor 4 and to the first terminal of the seventh resistor 11, the second terminal of which is connected to the second terminal of the fifth resistor 9, moreover, the nominal value of the first resistor is chosen equal to the nominal value of the second resistor, the nominal value of the fifth resistor 7 is chosen equal to the nominal value of the fourth resistor 8, the value of the fifth resistor 9 is chosen equal to the nominal value of the seventh resistor 11, the nominal value of the sixth resistor 10 is chosen equal to the nominal value of the eighth resistor 12, and the conductivity of the second 6, fourth 8, seventh 11 and eighth 12 resistors are selected from the ratio

,

где g_OC=1/[R₂+(R_ИСТ/2)], g₄=1/R₄, g_6.1=1/R₇ g_6.2=1/R₈, S₀₂ - крутизна выходной характеристики в рабочей точке второго транзистора, R₂, R₄, R₇, R₈ - значения сопротивлений второго, четвертого, седьмого и восьмого резисторов, соответственно, R_ист - входное сопротивление источника сигнала.where g _OC = 1 / [R ₂ + (R _IST / 2)], g ₄ = 1 / R ₄ , g _6.1 = 1 / R ₇ g _6.2 = 1 / R ₈ , S ₀₂ is the steepness of the output characteristic at the operating point the second transistor, R ₂ , R ₄ , R ₇ , R ₈ are the values of the resistances of the second, fourth, seventh and eighth resistors, respectively, R _East is the input resistance of the signal source.

Для упрощения в схеме интегрального дифференциального усилителя с расширенным динамическим диапазоном не указаны цепи установки рабочей точки и не показаны развязывающие емкости поскольку в диапазоне средних частот, в котором, преимущественно, работает усилитель, их можно считать короткозамкнутыми. Представленная схема реализована на базе биполярных транзисторов, но возможна реализация и на МОП структурах.To simplify the scheme of an integrated differential amplifier with an extended dynamic range, the operating point installation circuits are not indicated and decoupling capacities are not shown, since they can be considered short-circuited in the medium frequency range, in which the amplifier mainly works. The presented circuit is implemented on the basis of bipolar transistors, but it is possible to implement it on MOS structures.

Интегральный дифференциальный усилитель с расширенным динамическим диапазоном работает следующим образом.Integrated differential amplifier with extended dynamic range works as follows.

Входной сигнал от источника U_{ист.сигн} с выходным сопротивлением R_ист поступает на вход каскада усиления, состоящего из третьего 3 и четвертого 4 транзисторов, третьего 7, четвертого 8, пятого 9 и седьмого 11 резисторов и второго источника 14 тока. Переменный входной дифференциальный сигнал, поступающий на базы третьего 3 и четвертого 4 транзисторов, возбуждает в последних переменные токи коллекторов и эмиттеров, которые, кроме полезного сигнала, содержат в себе шумы и нелинейные искажения этих транзисторов. Протекая через пятый 9 и седьмой 11 резисторы дифференциальные коллекторные токи преобразуются в переменное напряжение. Токи третьего 3 и четвертого 4 эмиттеров также преобразуются в переменное дифференциальное напряжение при протекании через третий 7 и четвертый 8 резисторы. Это переменное напряжение используется для подавления нелинейных искажений и частично шумов третьего 3 и четвертого 4 транзисторов. Напряжение, снимаемое с третьего 7 и четвертого 8 резисторов, поступает на входы первого сумматора, образованного первым 1 и вторым 2 транзисторами и первым 5 и вторым 6 резисторами. Дифференциальный сигнал, содержащий нелинейные искажения и шумы, поступает на базы первого 1 и второго 2 транзисторов. На второй дифференциальный вход этого сумматора (первый 5 и второй 6 резисторы) подается входной сигнал. Компоненты полезного сигнала, действующие на двух входах сумматора, находятся в фазе. Последнее означает, что компоненты полезного сигнала будут вычитаться и выходные коллекторные токи первого и второго транзисторов будут содержать, практически, только компоненты нелинейных искажений и шумов третьего 3 и четвертого 4 транзисторов. Выделенные нелинейные искажения и шумы третьего 3 и четвертого 4 транзисторов затем усиливаются с помощью каскада усиления ошибки, образованного первым 1 и вторым 2 транзисторами и первым 5, вторым 6, пятым 9, шестым 10, седьмым 11 и восьмым 12 резисторами. Четверка коллекторных сопротивлений в составе пятого 9, шестого 10, седьмого 11 и восьмого 12 резисторами выполняют функцию выходного сумматора. На его выходах будет сформирована разность двух сигналов: сигнала каскада усиления, состоящего из третьего 3 и четвертого 4 транзисторов, третьего 7, четвертого 8, пятого 9 и седьмого 11 резисторов и второго источника 14 тока, и каскада усиления ошибки, образованного первым 1 и вторым 2 транзисторами и первым 5, вторым 6, пятым 9, шестым 10, седьмым 11 и восьмым 12 резисторами. Коэффициент усиления каскада усиления ошибки, а также отношение сопротивлений пар резисторов пятого 9 и восьмого 12 и шестого 10 и седьмого 11 выбирается так, чтобы величины компонентов нелинейных искажений и шумов третьего 3 и четвертого 4 транзисторов, передающиеся по двум путям, были одинаковыми. Токи первого источника 13 и третьего источника 15 выбираются из соображения обеспечения согласования по мощности с источником сигналов, а именно, активная часть последовательного соединения сопротивления первого 5 резистора (второго 6 резистора) и выходного сопротивления эмиттера первого транзистора 1 (второго транзистора 2) должны быть равны половине выходного сопротивления источника сигнала. Тогда компенсация нелинейных искажений и частично шумов третьего 3 и четвертого 4 транзисторов при равенстве площади третьего транзистора 4 площади четвертого транзистора 4 и площади перового транзистора 1 площади второго транзистора 2, а также при соблюдении условий, что номинал первого резистора 5 выбирают равным номиналу второго 6 резистора, номинал третьего резистора 7 выбирают равным номиналу четвертого резистора 8, номинал пятого резистора 9 выбирают равным номиналу седьмого резистора 11, номинал шестого резистора 10 выбирают равным номиналу восьмого резистора 12, будет наблюдаться, если проводимости второго 6, четвертого 8, седьмого 11 и восьмого 12 резисторов будут выбираться из соотношенияInput signal U from the source _ist.sign with output impedance R _ist fed to the input gain stage, consisting of three third and fourth transistors 4, 7, third, fourth, 8, 9 of the fifth and the seventh resistor 11 and second current source 14. An alternating input differential signal arriving at the bases of the third 3 and fourth 4 transistors excites in the last alternating currents of the collectors and emitters, which, in addition to the useful signal, contain noise and non-linear distortions of these transistors. Flowing through the fifth 9th and seventh 11 resistors, differential collector currents are converted to alternating voltage. The currents of the third 3 and fourth 4 emitters are also converted to alternating voltage when flowing through the third 7 and fourth 8 resistors. This alternating voltage is used to suppress non-linear distortion and partially noise of the third 3 and fourth 4 transistors. The voltage removed from the third 7 and fourth 8 resistors is supplied to the inputs of the first adder formed by the first 1 and second 2 transistors and the first 5 and second 6 resistors. A differential signal containing non-linear distortion and noise is fed to the base of the first 1 and second 2 transistors. An input signal is applied to the second differential input of this adder (the first 5 and second 6 resistors). The components of the useful signal acting on the two inputs of the adder are in phase. The latter means that the components of the useful signal will be subtracted and the output collector currents of the first and second transistors will contain, in fact, only the components of non-linear distortion and noise of the third 3 and fourth 4 transistors. The extracted nonlinear distortions and noise of the third 3 and fourth 4 transistors are then amplified by the error amplification stage formed by the first 1 and second 2 transistors and the first 5, second 6, fifth 9, sixth 10, seventh 11 and eighth 12 resistors. Four collector resistances in the fifth 9th, sixth 10th, seventh 11th and eighth 12 resistors act as an output adder. At its outputs, a difference of two signals will be formed: the signal of the amplification cascade, consisting of the third 3 and fourth 4 transistors, the third 7, fourth 8, fifth 9 and seventh 11 resistors and the second current source 14, and the error amplification cascade formed by the first 1 and second 2 transistors and the first 5, second 6, fifth 9, sixth 10, seventh 11 and eighth 12 resistors. The gain of the error amplification cascade, as well as the ratio of the resistances of the pairs of resistors of the fifth 9 and eighth 12 and sixth 10 and seventh 11, is chosen so that the values of the components of nonlinear distortion and noise of the third 3 and fourth 4 transistors transmitted along two paths are the same. The currents of the first source 13 and the third source 15 are selected in order to ensure power matching with the signal source, namely, the active part of the series connection of the resistance of the first 5 resistor (second 6 resistor) and the output resistance of the emitter of the first transistor 1 (second transistor 2) should be equal half of the output impedance of the signal source. Then the compensation of non-linear distortions and partially noise of the third 3 and fourth 4 transistors when the area of the third transistor 4 is equal to the area of the fourth transistor 4 and the square of the first transistor 1 is the area of the second transistor 2, and also subject to the conditions that the value of the first resistor 5 is chosen equal to the value of the second 6 resistor , the nominal value of the third resistor 7 is chosen equal to the nominal value of the fourth resistor 8, the nominal value of the fifth resistor 9 is selected equal to the nominal value of the seventh resistor 11, the nominal value of the sixth resistor 10 is chosen equal to but the minimum of the eighth resistor 12, will be observed if the conductivity of the second 6, fourth 8, seventh 11 and eighth 12 resistors are selected from the ratio

,

где g_OC=1/[R₂+(R_ИСТ/2)], g₄=1/R₄, g_6.1=1/R₇ g_6.2=1/R₈, S₀₂ - крутизна в рабочей точке второго транзистора, R₂, R₄, R₇, R₈ - значения сопротивлений второго, четвертого, седьмого и восьмого резисторов, соответственно, R_ист - входное сопротивление источника сигнала.where g _OC = 1 / [R ₂ + (R _IST / 2)], g ₄ = 1 / R ₄ , g _6.1 = 1 / R ₇ g _6.2 = 1 / R ₈ , S ₀₂ is the slope at the operating point of the second transistor , R _2, R _4, R _7, R ₈ - resistance value of the second, fourth, seventh and eighth resistors, respectively, R _ist - the input impedance of the signal source.

Таким образом, благодаря усовершенствованию известного устройства достигается требуемый технический результат, заключающийся в повышении стабильности коэффициента передачи, обусловленное снижением уровня нелинейных искажений с одновременным подавлением шумов транзисторов и снижением чувствительности усилителя к отклонениям технологического процесса изготовления микросхемы.Thus, due to the improvement of the known device, the required technical result is achieved, which consists in increasing the stability of the transmission coefficient due to a decrease in the level of nonlinear distortions while suppressing the noise of transistors and reducing the sensitivity of the amplifier to deviations of the technological process of manufacturing the microcircuit.

Claims

An integrated differential low-noise amplifier with an extended dynamic range containing the first, second, third and fourth transistors and the first and second current sources, characterized in that the third current source and the first, second, third, fourth, fifth, sixth, seventh and eighth resistors are introduced while the first terminals of the first, second and third current sources are connected to the ground bus, the second terminal of the first current source is connected to the base of the fourth transistor, to the first terminal of the input signal source and through the second resistor is connected to the emitter of the second transistor, the second terminal of the third current source is connected to the base of the third transistor, to the second terminal of the input signal source and through the first resistor is connected to the emitter of the first transistor, the second terminal of the second current source is connected through the fourth resistor to the base of the second transistor and the emitter of the fourth transistor, and through the third resistor connected to the base of the first transistor and the emitter of the third transistor, the collector of the second transistor through the eighth resistor connected to the collector of the third transistor and to the first terminal of the fifth resistor, the collector of the first transistor through the sixth resistor is connected to the collector of the fourth transistor and to the first terminal of the seventh resistor, the second terminal of which is connected to the second terminal of the fifth resistor, and the nominal value of the first resistor is chosen equal to the nominal value of the second resistor the nominal value of the third resistor is chosen equal to the nominal value of the fourth resistor, the nominal value of the fifth resistor is chosen equal to the nominal value of the seventh resistor, the nominal value of the sixth resistor ybirayut equal par eighth resistor, and the second conductivity, fourth, seventh and eighth resistors is selected from the relation

where g _oc = 1 / [R ₂ + (R _source / 2)], g ₄ = 1 / R ₄ , g _6.1 = 1 / R ₇ g _6.2 = 1 / R ₈ , S ₀₂ is the steepness of the output characteristic at the operating point a second transistor, R _2, R _4, R _7, R ₈ - resistance value of the second, fourth, seventh and eighth resistors, R _ist, and - the input impedance of the signal source.