RU146840U1 - Устройство компенсации неравномерностей амплитудных и фазовых характеристик каналов цифровой афар - Google Patents

Abstract

Устройство компенсации неравномерностей амплитудных и фазовых характеристик каналов цифровой АФАР, содержащее N антенных подрешеток (где N - целое число больше двух), N-канальный приемник, N аналого-цифровых преобразователей, вычислитель комплексных компенсационных коэффициентов, при этом выход каждой из N антенных подрешеток соединен с соответствующим входом N-канального приемника, каждый выход N-канального приемника соединен с входом соответствующего аналого-цифрового преобразователя, отличающееся тем, что дополнительно введены запоминающее устройство, N каналов обработки сигнала, каждый из которых содержит квадратурный демодулятор, смеситель, фильтр с конечной импульсной характеристикой, дециматор, процессор комплексного быстрого преобразования Фурье, синхронный детектор, причем выход каждого аналого-цифрового преобразователя подключен ко входу соответствующего квадратурного демодулятора, выход каждого квадратурного демодулятора соединен с первым входом соответствующего смесителя, выход каждого смесителя соединен с входом соответствующего фильтра с конечной импульсной характеристикой, выход каждого фильтра с конечной импульсной характеристикой соединен с входом соответствующего дециматора, выход каждого дециматора соединен с первым входом соответствующего процессора комплексного БПФ, первый выход каждого процессора комплексного БПФ соединен с входом соответствующего синхронного детектора, второй выход каждого процессора комплексного БПФ является выходом устройства компенсации неравномерностей амплитудных и фазовых характеристик каналов цифровой АФАР, второй вход каждого процесс

Description

Предлагаемая полезная модель относится к технике СВЧ, в частности к цифровым антенным решеткам (ЦАР) и может быть использована в перспективных радиолокационных станциях (РЛС).

Из современного уровня техники известна цифровая фазированная антенная решетка (ЦАР) описанная в «Method and apparatus for a digital phased array antenna» [US 6693590 B1 опубликовано 17.02.2004, МПК G01S 3/16]. Антенная решетка состоит из трех панелей. Каждая панель поделена на 4 протяженных подрешетки. Каждая подрешетка содержит восемь подпанелей. Каждая подпанель состоит из пятисот двенадцати антенных элементов. Каждый антенный элемент соединен с радиочастотными модулями для приема сигнала, которые соединены с цифровыми приемниками, которые в свою очередь соединены с цифровыми диаграммообразователями. Радиочастотный модуль осуществляет усиление сигнала принятого элементом антенной решетки и преобразование сигнала из аналоговой в цифровую форму посредством аналого-цифровых преобразователей (АЦП) имеющих вход и выход, вход соответствующего АЦП соединен с выходом соответствующего элемента антенной решетки, а выход АЦП соединен с входом цифрового приемника. Выход цифрового приемника соединен с цифровым диаграммообразователем. В данной решетке диаграмма направленности антенны (ДНА) формируется за счет когерентного суммирования сигналов приемных каналов.

Недостатком такой антенной системы является то, что параметры ДНА в значительной мере зависят от разбросов коэффициентов усиления приемных каналов, фазовых ошибок, возникающих при прохождении сигнала через приемный канал и разбросов параметров элементов ЦАР. Отличия параметров приемных каналов приводят к увеличению уровня боковых лепестков (УБЛ), смещению главного луча ДНА и изменению формы ДНА. В приведенном решении применена компенсация только временных задержек сигналов принятых разными подрешетками антенны, являющихся одной из составляющих фазовой ошибки.

В качестве прототипа наиболее близкого по технической сущности к предлагаемому устройству компенсации неравномерностей амплитудных и фазовых характеристик каналов цифровой антенной решетки выбрана схема описанная в книге [«Цифровое формирование диаграммы направленности в фазированных антенных решетках» Григорьев Л.Н., М.: «Радиотехника», 2010 г. стр. 119-126.]. Устройство состоит из N направленных ответвителей, делителя сигнала между N направленными ответвителями, генератора шумового пилот-сигнала, вычислителя весовых комплексных коэффициентов, цифрового коммутатора, цифрового сумматора. Генератор шумового пилот-сигнала подает сигнал на делитель сигнала, который распределяет сигнал между N направленными ответвителями. В качестве шумового пилот-сигнала могут использоваться собственные шумы одного из приемных каналов цифровой активной фазированной антенной решетки (ЦАФАР). Шумовой сигнал через направленные ответвители заводится в каждый приемный канал ЦАФАР. Шумовой пилот-сигнал включается в период молчания радиолокационной станции (РЛС). Период молчания РЛС соответствует промежутку времени, который отводится для режима функционального контроля и осуществления операции регулирования приемных каналов ЦАФАР.

В вычислителе весовых комплексных коэффициентов по квадратурным компонентам производится вычисление ошибки межканального рассогласования и расчет среднего значения величины ошибки. После этого среднее значение величины ошибки в качестве поправки поступает в сумматор, где суммируется с сигналами подстроечных каналов. На этом процесс регулировки заканчивается и наступает рабочий режим работы РЛС.

Недостатком этого технического решения является то, что в процессе расчета ошибки рассогласования не задействованы приемо-передающие модули, образующие апертуру подрешеток ЦАФАР, и таким образом осуществляется регулировка только приемных каналов ЦАФАР и не осуществляется компенсация неравномерностей амплитудных и фазовых характеристик каналов между подрешетками.

Технический результат предлагаемой полезной модели заключается в повышении точности калибровки каналов подрешеток ЦАФАР, приводящий к снижению уровня боковых лепестков диаграммы направленности, более точной установке главного луча ДНА и более точному формированию главного луча ДНА.

Сущность предлагаемого устройства компенсации неравномерностей амплитудных и фазовых характеристик каналов цифровой АФАР состоит в том, что оно содержит N антенных подрешеток (где N целое число больше двух), N-канальный приемник, N аналого-цифровых преобразователей (АЦП), вычислитель комплексных компенсационных коэффициентов. Выход каждой из N антенных подрешеток соединен с соответствующим входом N-канального приемника, каждый выход N-канального приемника соединен с входом соответствующего АЦП.

Новым в предлагаемом техническом решении является то, что дополнительно введены запоминающее устройство, N каналов обработки сигнала, каждый из которых содержит квадратурный демодулятор, смеситель, фильтр с конечной импульсной характеристикой, дециматор, процессор комплексного быстрого преобразования Фурье, синхронный детектор. Выход каждого АЦП подключен ко входу каждого квадратурного демодулятора, выход каждого квадратурного демодулятора соединен с первым входом соответствующего смесителя, выход каждого смесителя соединен с входом соответствующего КИХ-фильтра, выход каждого фильтра КИХ-фильтра соединен с входом соответствующего дециматора, выход каждого дециматора соединен с первым входом соответствующего процессора комплексного БПФ, первый выход каждого процессора комплексного БПФ соединен с входом соответствующего синхронного детектора. Второй выход каждого процессора комплексного БПФ является выходом устройства компенсации неравномерностей амплитудных и фазовых характеристик каналов цифровой АФАР. Второй вход каждого процессора комплексного БПФ является внешним управляющим входом устройства компенсации неравномерностей амплитудных и фазовых характеристик каналов цифровой АФАР, выход каждого синхронного детектора соединен с соответствующим входом вычислителя комплексных компенсационных коэффициентов, выход вычислителя комплексных компенсационных коэффициентов соединен с входом запоминающего устройства, каждый выход запоминающего устройства соединен со вторым входом соответствующего смесителя.

На фигуре представлена функциональная схема устройства.

Устройство компенсации неравномерностей амплитудных и фазовых характеристик каналов цифровой АФАР состоит из N антенных подрешеток 1, где N целое число больше двух, N-канального приемника 2, N АЦП 3, N каналов обработки сигналов, каждый канал содержит квадратурный демодулятор 4, смеситель 5, КИХ-фильтр 6, дециматор 7, процессор комплексного БПФ 8, синхронный детектор 9; вычислителя комплексных компенсационных коэффициентов 10, запоминающего устройства 11.

Выходы антенных подрешеток 1 соединены со входами N-канального приемника 2. Каждый выход N-канального приемника 2 соединен со входом каждого АЦП 3, выход каждого АЦП 3 соединен с соответствующим каналом обработки сигнала, а именно со входом квадратурного демодулятора 4. Выход квадратурного демодулятора 4 соединен с первым входом смесителя 5, выход которого соединен с входом КИХ-фильтра 6, выход которого соединен с входом дециматора 7. Выход дециматора 7 соединен с первым входом процессора комплексного БПФ 8, первый выход которого соединен с входом синхронного детектора 9, выход которого соединен с первым входом вычислителя комплексных компенсационных коэффициентов 10. Выход вычислителя компенсационных коэффициентов 10 соединен с входом запоминающего устройства 11, первый выход которого соединен со вторым входом смесителя 5. Второй выход процессора комплексного БПФ 8 является выходом устройства. Второй вход процессора комплексного БПФ 8 является внешним управляющим входом устройства.

Устройство компенсации неравномерностей амплитудных и фазовых характеристик каналов цифровой АФАР работает следующим образом.

Работа устройства состоит из двух режимов. В первом - контрольном режиме работы, происходит вычисление комплексных компенсационных коэффициентов. С внешнего эталонного источника излучения сигнал поступает на раскрыв ЦАФАР, где сигналы суммируются по подрешеткам 1.

Далее с выхода каждой из N подрешеток 1 сигналы поступают на соответствующие входы N-канального приемника 2, в котором происходит усиление и преобразование поступающих сигналов. С каждого выхода N-канального приемника сигналы поступают на соответствующие входы АЦП 3. С выхода АЦП 3 сигнал поступает на вход квадратурного демодулятора 4, в котором происходит формирование комплексных отсчетов. С выхода квадратурного демодулятора сигнал поступает на первый вход смесителя 5. В смесителе 5 происходит умножение сигнала на соответствующий компенсационный коэффициент, который в контрольном режиме равен единице. С выхода смесителя 5 сигнал поступает на вход КИХ-фильтра 6, в котором осуществляется фильтрация сигнала вне интересующей полосы частот сигнала. С выхода КИХ-фильтра 6 сигнал поступает на вход дециматора 7, который производит обужение полосы пропускания сигнала с целью снижения вычислительной нагрузки на процессор комплексного БПФ 8. С выхода дециматора 7 сигнал поступает на вход процессора комплексного БПФ 8, который осуществляет преобразование Фурье входной комплексной последовательности. С первого выхода процессора комплексного БПФ 8 сигнал поступает на вход синхронного детектора 9, в котором происходит определение амплитуд и фаз сигнала. Второй выход процессора комплексного БПФ 8 блокируется в этом режиме работы по внешнему управляющему сигналу, поступающему на второй вход процессора комплексного БПФ 8. С выхода синхронного детектора 9 информация о фазе и амплитуде сигнала поступает на соответствующий вход вычислителя комплексных компенсационных коэффициентов 10. В вычислителе комплексных компенсационных коэффициентов 10 производится нормировка комплексных амплитуд сигналов поступивших с каждого из N каналов относительно эталонного канала (например, первого канала), а также формирование компенсационных коэффициентов для каждого канала. С выхода вычислителя комплексных компенсационных коэффициентов 10 вычисленные значения компенсационных коэффициентов поступают на вход запоминающего устройства 11.

Во втором - штатном режиме работы, вычисление коэффициентов не производится, а производится передача из запоминающего устройства 11 вычисленных коэффициентов на второй вход смесителя 5. Принятый сигнал аналогично первому режиму работы поступает с выходов антенных подрешеток 1 на соответствующие входы N-канального приемника 2, АЦП 3, квадратурный демодулятор 4. С выхода квадратурного демодулятора 4 сигнал поступает на первый вход смесителя 5, а на второй вход смесителя 5 поступает соответствующий комплексный компенсационный коэффициент из запоминающего устройства 11. В смесителе 5 производится умножение сигнала на соответствующий комплексный компенсационный коэффициент, в результате чего амплитудные и фазовые характеристики каналов являются скомпенсированными относительно эталонного канала. Одновременно с этим, на процессор комплексного БПФ 8 подается внешний управляющий сигнал запирания первого выхода и отпирания второго выхода. Со второго выхода процессора комплексного БПФ 8 скомпенсированный сигнал поступает на дальнейшую обработку, например, на вход диаграммообразующей схемы ЦАФАР.

Таким образом, осуществляется технический результат, заключающийся в улучшении характеристик ДНА ЦАФАР.

Claims (1)

1. Устройство компенсации неравномерностей амплитудных и фазовых характеристик каналов цифровой АФАР, содержащее N антенных подрешеток (где N - целое число больше двух), N-канальный приемник, N аналого-цифровых преобразователей, вычислитель комплексных компенсационных коэффициентов, при этом выход каждой из N антенных подрешеток соединен с соответствующим входом N-канального приемника, каждый выход N-канального приемника соединен с входом соответствующего аналого-цифрового преобразователя, отличающееся тем, что дополнительно введены запоминающее устройство, N каналов обработки сигнала, каждый из которых содержит квадратурный демодулятор, смеситель, фильтр с конечной импульсной характеристикой, дециматор, процессор комплексного быстрого преобразования Фурье, синхронный детектор, причем выход каждого аналого-цифрового преобразователя подключен ко входу соответствующего квадратурного демодулятора, выход каждого квадратурного демодулятора соединен с первым входом соответствующего смесителя, выход каждого смесителя соединен с входом соответствующего фильтра с конечной импульсной характеристикой, выход каждого фильтра с конечной импульсной характеристикой соединен с входом соответствующего дециматора, выход каждого дециматора соединен с первым входом соответствующего процессора комплексного БПФ, первый выход каждого процессора комплексного БПФ соединен с входом соответствующего синхронного детектора, второй выход каждого процессора комплексного БПФ является выходом устройства компенсации неравномерностей амплитудных и фазовых характеристик каналов цифровой АФАР, второй вход каждого процессора комплексного БПФ является внешним управляющим входом устройства компенсации неравномерностей амплитудных и фазовых характеристик каналов цифровой АФАР, выход каждого синхронного детектора соединен с соответствующим входом вычислителя комплексных компенсационных коэффициентов, выход вычислителя комплексных компенсационных коэффициентов соединен с входом запоминающего устройства, каждый выход запоминающего устройства соединен со вторым входом соответствующего смесителя.

   

Images