RU113597U1 - Цифровой фильтр со смещаемой фазочастотной характеристикой - Google Patents
Цифровой фильтр со смещаемой фазочастотной характеристикой Download PDFInfo
- Publication number
- RU113597U1 RU113597U1 RU2011122036/08U RU2011122036U RU113597U1 RU 113597 U1 RU113597 U1 RU 113597U1 RU 2011122036/08 U RU2011122036/08 U RU 2011122036/08U RU 2011122036 U RU2011122036 U RU 2011122036U RU 113597 U1 RU113597 U1 RU 113597U1
- Authority
- RU
- Russia
- Prior art keywords
- output
- input
- memory block
- multiplier
- signal
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
Цифровой фильтр со смещаемой фазочастотной характеристикой, содержащий блок памяти текущего входного отсчета, вход которого подключен к входу фильтра, блок памяти всех отсчетов скользящей выборки сигнала, вход которого подключен к выходу блока памяти текущего входного отсчета, q идентичных по структуре вычислителей частичных вещественных и мнимых составляющих отсчета выходного сигнала, отличающийся тем, что в него введены входной вычитатель, первый вход которого подключен к выходу блока памяти текущего входного отсчета, а второй вход подключен к выходу блока памяти всех отсчетов скользящей выборки сигнала, в каждый из q вычислителей частичных вещественных и мнимых составляющих отсчета выходного сигнала введены блок памяти предопределенных коэффициентов, первый умножитель, первый вход которого подключен к выходу первого блока памяти, а второй вход подключен к первому выходу блока памяти предопределенных коэффициентов, второй умножитель, первый вход которого подключен к выходу второго блока памяти, а второй вход подключен к первому выходу блока памяти предопределенных коэффициентов, третий умножитель, первый вход которого подключен ко второму выходу блока памяти предопределенных коэффициентов, а второй вход подключен к выходу второго блока памяти, четвертый умножитель, первый вход которого подключен ко второму выходу блока памяти предопределенных коэффициентов, а второй вход подключен к выходу первого блока памяти, вычитатель, первый вход которого подключен к выходу первого умножителя, второй вход подключен к выходу третьего умножителя, а выход подключен к входу третьего блока памяти, первый су�
Description
Полезная модель относится к радиотехнике и другим областям электронной техники, в которых используется цифровая обработка сигнала, и может быть использована для выделения заданной полосы частот спектра одномерного дискретного сигнала и для коррекции фазовых сдвигов.
В качестве аналога полезной модели может быть рассмотрено известное устройство цифровой фильтрации [1], которое содержит блок цифровой задержки четыре сумматора и четыре умножителя, подключенные по схеме двухканального цифрового интегратора.
Недостатком аналога является его принципиальная ориентированность на фильтрацию нижних частот и невозможность независимого от амплитудной частотной характеристики (АЧХ) смещения фазочастотной характеристики (ФЧХ).
Известно устройство [2] (прототип) для осуществления скользящего ортогонального преобразования сигналов, содержащее входной блок памяти и основной вычислительный блок, в который введен блок нормировочных коэффициентов преобразования, основной вычислительный блок содержит блок памяти коэффициентов, сумматор, предназначенный для суммирования значений сигналов с первой и второй ячеек входного блока памяти, сумматор, предназначенный для суммирования значений сигналов с предпоследней и последней ячеек входного блока памяти, и арифметические блоки, имеющие входы а, b, с, b, e, f и выход g, причем количество арифметических блоков равно количеству спектральных коэффициентов, входы а арифметических блоков подключены к блоку нормировочных коэффициентов преобразования, входы b арифметических блоков подключены к выходу сумматора, предназначенного для суммирования значений сигналов с предпоследней и последней ячеек входного блока памяти, положительный вход этого сумматора подключен к последней выходной ячейке входного блока памяти, а отрицательный вход этого сумматора подключен к предпоследней выходной ячейке входного блока памяти, входы с арифметических блоков подключены к выходу сумматора, предназначенного для суммирования значений сигналов с первой и второй ячеек входного блока памяти, положительный вход этого сумматора подключен к первой входной ячейке входного блока памяти, а отрицательный выход этого сумматора - к второй входной ячейке входного блока памяти, входы d, e, f арифметических блоков подключены к соответствующим выходам блока памяти коэффициентов, при этом каждый арифметический блок содержит умножитель, предназначенный для перемножения сигналов с входов c и d арифметического блока, сумматор, предназначенный для суммирования сигналов с входа b арифметического блока и выхода предыдущего умножителя, умножитель, предназначенный для перемножения сигналов с входов a и e арифметического блока и выхода предыдущего сумматора, буфер, состоящий из входной и выходной ячеек, умножитель, предназначенный для перемножения сигналов с входа f арифметического блока и входной ячейки буфера арифметического блока, и сумматор, причем выход умножителя, предназначенного для перемножения сигналов с входов c и d арифметического блока, подключен к положительному входу сумматора, предназначенного для суммирования сигналов с входа b арифметического блока и выхода предыдущего умножителя, другой положительный вход этого сумматора подключен к входу b рассматриваемого арифметического блока, а выход этого сумматора - к входу умножителя, предназначенного для перемножения сигналов с входов a и e арифметического блока и выхода предыдущего сумматора, два других входа этого умножителя подключены к входам a и e арифметического блока, а его выход - к положительному входу сумматора, отрицательный вход которого подключен к выходной ячейке буфера арифметического блока, третий положительный вход сумматора подключен к выходу умножителя, предназначенного для перемножения сигналов с входа f арифметического блока и входной ячейки буфера арифметического блока, выход сумматора - к входной ячейке буфера арифметического блока и к выходу g арифметического блока, выходы g арифметических блоков - к выходам основного вычислительного блока и предназначены для снятия мгновенных значений спектральных коэффициентов, соответствующих текущему положению окна анализа.
Недостатками известного устройства является сложность, низкое быстродействие и невозможность реализации фильтра с независимым от АЧХ смещением ФЧХ.
Цель полезной модели - реализация цифрового фильтра на основе скользящего преобразования Фурье с возможностью независимого смещения ФЧХ и увеличение его быстродействия.
С этой целью в известное устройство для осуществления скользящего ортогонального преобразования сигналов, содержащее блок памяти текущего входного отсчета, вход которого подключен к входу фильтра, блок памяти всех отсчетов скользящей выборки сигнала, вход которого подключен к выходу блока памяти текущего входного отсчета, q идентичных по структуре вычислителей частичных вещественных и мнимых составляющих отсчета выходного сигнала, с целью реализации цифровой фильтрации сигнала с коррекцией фазовых характеристик и увеличения быстродействия, в него введены входной вычитатель, первый вход которого подключен к выходу блока памяти текущего входного отсчета, а второй вход подключен к выходу блока памяти всех отсчетов скользящей выборки сигнала, в каждый из q вычислителей частичных вещественных и мнимых составляющих отсчета выходного сигнала введены блок памяти предопределенных коэффициентов, первый умножитель, первый вход которого подключен к выходу первого блока памяти, а второй вход подключен к первому выходу блока памяти предопределенных коэффициентов, второй умножитель, первый вход которого подключен к выходу второго блока памяти, а второй вход подключен к первому выходу блока памяти предопределенных коэффициентов, третий умножитель, первый вход которого подключен ко второму выходу блока памяти предопределенных коэффициентов, а второй вход подключен к выходу второго блока памяти, четвертый умножитель, первый вход которого подключен ко второму выходу блока памяти предопределенных коэффициентов, а второй вход подключен к выходу первого блока памяти, вычитатель, первый вход которого подключен к выходу первого умножителя, второй вход подключен к выходу третьего умножителя, а выход подключен к входу третьего блока памяти, первый сумматор, первый вход которого подключен к выходу входного вычитателя фильтра, второй вход подключен к выходу третьего блока памяти, второй сумматор, первый вход которого подключен к выходу второго умножителя, второй вход подключен к выходу четвертого умножителя, а выход подключен к входу второго блока памяти, первый выходной блок суммирования q частичных вещественных составляющих отсчета выходного сигнала, каждый вход которого подключен к выходу первого блока памяти соответствующего вычислителя частичных вещественных и мнимых составляющих отсчета выходного сигнала, второй выходной блок суммирования q частичных мнимых составляющих отсчета выходного сигнала, каждый вход которого подключен к выходу второго блока памяти соответствующего вычислителя частичных вещественных и мнимых составляющих отсчета выходного сигнала, выходной блок предопределенных коэффициентов, первый выходной умножитель, первый вход которого подключен к выходу первого выходного блока суммирования q частичных вещественных составляющих отсчета выходного сигнала, а второй вход подключен к первому выходу выходного блока предопредленных коэффициентов, второй выходной умножитель, первый вход которого подключен к выходу второго выходного блока суммирования q частичных мнимых составляющих отсчета выходного сигнала, а второй вход подключен к второму выходу выходного блока предопредленных коэффициентов, выходной вычитатель, первый вход которого подключен к выходу первого выходного умножителя, второй вход подключен к выходу второго выходного умножителя, а выход является выходом фильтра.
Техническими результатами, которые могут быть получены при использовании полезной модели, являются простые устройства цифровых фильтров, обладающие высоким быстродействием и возможностью независимого смещения ФЧХ.
На фиг.1 изображена структурная схема цифрового фильтра со смещаемой ФЧХ.
Цифровой фильтр содержит блок памяти текущего отсчета скользящей выборки сигнала 1, блок памяти всех отсчетов скользящей выборки сигнала 2, входной вычитатель 3, вычислители частичных составляющих отсчета выходного сигнала А1…Aq, каждый из которых содержит блок памяти предопределенных коэффициентов 4, умножители 5, 6, 7, 8, вычитатель 9, сумматоры 10 и 13, блоки памяти 11, 12 и 14, выходные блоки суммирования 15 и 16, выходной блок памяти предопределенных коэффициентов 17, выходные умножители 18 и 19, выходной вычитатель 20.
На фиг.2 изображены характеристики одного элементарного фильтра.
Приведены АЧХ и ФЧХ.
На фиг.3 изображены характеристики, являющиеся суперпозицией характеристик элементарных фильтров.
Приведены эквивалентные АЧХ и ФЧХ.
На фиг.1 приведена структурная схема цифрового фильтра. Цифровой фильтр содержит блок 1 памяти текущего входного отсчета, вход которого подключен к входу фильтра, блок 2 памяти всех отсчетов скользящей выборки сигнала, вход которого подключен к выходу блока 1 памяти текущего входного отсчета, q идентичных по структуре A1…Аq вычислителей частичных вещественных и мнимых составляющих отсчета выходного сигнала, входной вычитатель 3, первый вход которого подключен к выходу блока 1 памяти текущего входного отсчета, а второй вход подключен к выходу блока 2 памяти всех отсчетов скользящей выборки сигнала, в каждый из q вычислителей А1…Аq частичных вещественных и мнимых составляющих отсчета выходного сигнала введены блок 4 памяти предопределенных коэффициентов, первый умножитель 5, первый вход которого подключен к выходу первого блока памяти 14, а второй вход подключен к первому выходу блока 4 памяти предопределенных коэффициентов, второй умножитель 6, первый вход которого подключен к выходу второго блока памяти 12, а второй вход подключен к первому выходу блока 4 памяти предопределенных коэффициентов, третий умножитель 7, первый вход которого подключен ко второму выходу блока 4 памяти предопределенных коэффициентов, а второй вход подключен к выходу второго блока памяти 12, четвертый умножитель 8, первый вход которого подключен ко второму выходу блока 4 памяти предопределенных коэффициентов, а второй вход подключен к выходу первого блока памяти 14, вычитатель 9, первый вход которого подключен к выходу первого умножителя 5, второй вход подключен к выходу третьего умножителя 7, а выход подключен к входу третьего блока памяти 11, первый сумматор 13, первый вход которого подключен к выходу входного вычитателя фильтра 3, второй вход подключен к выходу третьего блока памяти 11, второй сумматор 10, первый вход которого подключен к выходу второго умножителя 6, второй вход подключен к выходу четвертого умножителя 8, а выход подключен к входу второго блока памяти 12, первый выходной блок 15 суммирования q частичных вещественных составляющих отсчета выходного сигнала, каждый вход которого подключен к выходу первого блока памяти 14 соответствующего вычислителя А1…Аq частичных вещественных и мнимых составляющих отсчета выходного сигнала, второй выходной блок 16 суммирования q частичных мнимых составляющих отсчета выходного сигнала, каждый вход которого подключен к выходу второго блока памяти 12 соответствующего вычислителя А1…Аq частичных вещественных и мнимых составляющих отсчета выходного сигнала, выходной блок предопределенных коэффициентов 17, первый выходной умножитель 18, первый вход которого подключен к выходу первого выходного блока 15 суммирования q частичных вещественных составляющих отсчета выходного сигнала, а второй вход подключен к первому выходу выходного блока 17 предопредленных коэффициентов, второй выходной умножитель 19, первый вход которого подключен к выходу второго выходного блока 16 суммирования q частичных мнимых составляющих отсчета выходного сигнала, а второй вход подключен к второму выходу выходного блока 17 предопредленных коэффициентов, выходной вычитатель 20, первый вход которого подключен к выходу первого выходного умножителя 18, второй вход подключен к выходу второго выходного умножителя 19, а выход является выходом фильтра.
Цифровой фильтр со смещаемой ФЧХ работает следующим образом.
Характеристики АЧХ ФЧХ цифрового фильтра определяются суперпозицией характеристик элементарных фильтров, которые являются результатом работы вычислителей частичных составляющих отсчета выходного сигнала. С помощью каждого из вычислителей из спектра скользящей выборки сигнала формируется текущий комплексный отсчет одной определенной гармонической составляющей спектра.
Определим вид частотной характеристики элементарного цифрового фильтра через его импульсную характеристику.
Отсчеты выходного сигнала определяются общим выражением:
где n - номер текущего отсчета; N - количество отсчетов в выборке входного сигнала; i - номер отсчета в пределах выборки (i∈0…N-1); Δt - интервал дискретизации; q - номер выбранной гармонической составляющей спектра.
Выходной сигнал элементарного фильтра формируется последним отсчетом (n=N-1). Анализ показал, что можно допустить при больших N следующее приближение N-1≈N. Данное приближение приводит к незначительному смещению ФЧХ, которым можно пренебречь. Выражение (1) принимает вид:
Определим текущее значение А импульсной характеристики, используя (2) и прямое дискретное преобразование Фурье (ДПФ) функции Дирака:
В (3) при значении аргумента . Следовательно, в пределах значений в (3) будет лишь одно слагаемое с ненулевым значением. Соответственно и за пределами этого диапазона все значения А будут нулевыми. Таким образом, выражение для отсчетов импульсной характеристики элементарного цифрового фильтра имеет вид:
Импульсная характеристика элементарного q-то фильтра является конечной и определяется q периодами косинусоиды.
Частотная характеристика элементарного фильтра равна спектру его импульсной характеристики. В результате преобразований получим выражение для дискретного комплексного спектра:
Приведем (7) к алгебраической форме комплексной функции и введем нормированную частоту . В результате получим частотную характеристику элементарного фильтра:
Модуль (8) является АЧХ элементарного фильтра, а аргумент (8) является его ФЧХ. На фиг.2 приведены АЧХ (зависимость 1) и не смещенная (зависимость 2) и смещенные (зависимости 3 и 4) ФЧХ элементарного Фильтра при использовании третьей гармоники спектра скользящей выборки сигнала (q=3). Смещение ФЧХ достигается умножением комплексного отсчета на единичный комплексный вектор поворота на соответствующий угол. В примере (фиг.2) угол поворота . Выходным отсчетом является вещественная составляющая комплексного отсчета.
Для синтеза заданной характеристики цифрового фильтра используем суперпозицию характеристик элементарных фильтров. В этом случае импульсная характеристика синтезируемого фильтра будет суперпозицией отрезков косинусоид с кратными периодами. Используя (8), математическую модель синтезируемого фильтра, нормированную по амплитуде, представим в виде результирующей АЧХ и результирующей ФЧХ .
где Uq - амплитудные коэффициенты, с которыми складываются характеристики элементарных фильтров; множитель (-1)q учитывает скачки фазы ФЧХ элементарных фильтров на π.
Аналогичным образом представим результирующую импульсную характеристику синтезируемого фильтра.
На фиг.3 приведены АЧХ и ФЧХ полосного фильтра. При его синтезе использовались гармонические составляющие с номерами 4, …, 12. С целью минимизации колебаний АЧХ в пределах полосы пропускания и получения максимального подавления вне полосы подбирались значения Uq, которые приведены в табл.1. Другие значения равны нулю.
| Таблица 1. | |||||||||
| Значения Uq. | |||||||||
| q | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 |
| Uq | 0,07 | 0,6 | 0,97 | 1,0 | 1,0 | 1,0 | 0,97 | 0,6 | 0,07 |
Для смещения ФЧХ выходной комплексный отсчет умножался на единичный комплексный вектор поворота и выделялась вещественная часть.
Вычисление значения текущего комплексного отсчета в каждом элементарном фильтре выполняется следующим образом.
Введем - массив отсчетов комплексного спектра текущей выборки сигнала, u - массив отсчетов входного сигнала. Покажем связь между ними:
На каждом шаге дискретизации происходит смещение выборки входного сигнала на один отсчет. При этом происходит удаление самого старого отсчета массива u и добавление нового. Преобразование (11) представляет собой векторную сумму на комплексной плоскости. При смещении выборки на один отсчет, удаляется первое слагаемое в сумме (11) и добавляется одно новое. Все остальные слагаемые останутся неизменными, изменяются лишь их порядковые номера на единицу, что эквивалентно повороту суммарного вектора на угол . Таким образом, комплексное значение отсчета спектра текущей выборки можно определить на основе комплексного значения отсчета спектра предыдущей выборки:
где - отсчет комплексного спектра предыдущей выборки, uвх0 - первый отсчет предыдущей выборки, который удаляется в текущей выборке, Uвхn - текущий отсчет входного сигнала.
В (13), в скобках, происходит вычитание из предыдущего значения отсчета комплексного спектра первой составляющей суммы (11). Результат поворачивается на угол , что обусловлено сдвигом порядковых номеров на единицу. После чего происходит добавление нового текущего отсчета входного сигнала.
Раскроем скобки в(13):
Обратное ДПФ требуется выполнить только для отсчета n=N. В этом случае (12) принимает следующий вид:
Видно, что в разработанном алгоритме отсутствует обратное ДПФ. Общий вид выходного комплексного отсчета сигнала определяется выражением:
Перед каждым этапом вычислений на интервале дискретизации состояние схемы фильтра следующее. В блоке памяти 1 записано нормированное значение последнего отсчета сигнала, полученное на предыдущем интервале дискретизации. В блоке 2 памяти всех отсчетов сигнала выход подключен к ячейке, где хранится значение самого старого отсчета выборки. В блоке 4 записаны вещественная и мнимая части единичного вектора поворота . Значения слагаемых определяются номером гармоники, выделяемой в элементарном фильтре. В блоке памяти 14 хранится вещественная часть комплексного значения последнего выходного отсчета хre. В блоке памяти 12 хранится мнимая часть комплексного значения последнего выходного отсчета хim. Операцию поворота комплексного значения последнего выходного отсчета можно представить следующим образом:. Эта операция выполняется с помощью умножителей 5, 6, 7, 8, вычитателя 9 и сумматора 10. Аналогичным образом, при необходимости смещения ФЧХ фильтра, поворачивается и результирующий комплексный отсчет, который формируется блоками суммирования 15 и 16. Для этого используются выходной блок предопределенных коэффициентов 17, умножители 18 и 19, вычитатель 20, с помощью которого выделяется вещественная часть комплексного выходного отсчета, являющаяся выходным сигналом.
На каждом интервале дискретизации текущий нормированный отсчет входного сигнала записывается на место предыдущего отсчета в блок памяти 1. В вычитателе 3 из него вычитается значение самого старого отсчета. В сумматоре 13 каждого вычислителя полученная разность складывается с вещественной частью комплексного значения предыдущего выходного отсчета, а результат записывается в блок памяти 14. После этого выполняется перерасчет вещественной и мнимой составляющих комплексного значения выходного отсчета элементарного фильтра, которые записываются в блоки памяти 11 и 12. Одновременно в блок памяти отсчетов 2 вместо самого старого отсчета записывается последний отсчет и выполняется переадресация выхода блока 2. Вещественная и мнимая части результирующего комплексного сигнала вычисляется суммированием со своими знаками и коэффициентами в блоках 15 и 16 всех значений, которые хранятся в блоках памяти 14 и 12 каждого вычислителя.
Таким образом, предлагаемое устройство позволяет упростить структуру фильтра, ввести эффективное распараллеливание вычислений, увеличить быстродействие и смещать ФЧХ фильтра в обе стороны относительно исходной независимо от АЧХ. Фильтр является неискажающим, так как имеет линейную ФЧХ. Комбинируя характеристики элементарных фильтров можно получить эквивалентную АЧХ любой сложности.
Список источников для рассмотрения в ходе экспертизы.
1. Витязев В.В. Основы многоскоростной обработки сигналов: Учебное пособие Ч.1 [Текст] // В.В.Витязев, А.А.Зайцев; Рязан. Гос. Радиотехн. Акад. Рязань, 2005. 124 с.
2. Патент 2177173 МПК7 G06F 17/14 Устройство скользящего преобразования сигналов. Гарбузов Б.В. Опубл. 20.12.2001.
Claims (1)
- Цифровой фильтр со смещаемой фазочастотной характеристикой, содержащий блок памяти текущего входного отсчета, вход которого подключен к входу фильтра, блок памяти всех отсчетов скользящей выборки сигнала, вход которого подключен к выходу блока памяти текущего входного отсчета, q идентичных по структуре вычислителей частичных вещественных и мнимых составляющих отсчета выходного сигнала, отличающийся тем, что в него введены входной вычитатель, первый вход которого подключен к выходу блока памяти текущего входного отсчета, а второй вход подключен к выходу блока памяти всех отсчетов скользящей выборки сигнала, в каждый из q вычислителей частичных вещественных и мнимых составляющих отсчета выходного сигнала введены блок памяти предопределенных коэффициентов, первый умножитель, первый вход которого подключен к выходу первого блока памяти, а второй вход подключен к первому выходу блока памяти предопределенных коэффициентов, второй умножитель, первый вход которого подключен к выходу второго блока памяти, а второй вход подключен к первому выходу блока памяти предопределенных коэффициентов, третий умножитель, первый вход которого подключен ко второму выходу блока памяти предопределенных коэффициентов, а второй вход подключен к выходу второго блока памяти, четвертый умножитель, первый вход которого подключен ко второму выходу блока памяти предопределенных коэффициентов, а второй вход подключен к выходу первого блока памяти, вычитатель, первый вход которого подключен к выходу первого умножителя, второй вход подключен к выходу третьего умножителя, а выход подключен к входу третьего блока памяти, первый сумматор, первый вход которого подключен к выходу входного вычитателя фильтра, второй вход подключен к выходу третьего блока памяти, второй сумматор, первый вход которого подключен к выходу второго умножителя, второй вход подключен к выходу четвертого умножителя, а выход подключен к входу второго блока памяти, первый выходной блок суммирования q частичных вещественных составляющих отсчета выходного сигнала, каждый вход которого подключен к выходу первого блока памяти соответствующего вычислителя частичных вещественных и мнимых составляющих отсчета выходного сигнала, второй выходной блок суммирования q частичных мнимых составляющих отсчета выходного сигнала, каждый вход которого подключен к выходу второго блока памяти соответствующего вычислителя частичных вещественных и мнимых составляющих отсчета выходного сигнала, выходной блок предопределенных коэффициентов, первый выходной умножитель, первый вход которого подключен к выходу первого выходного блока суммирования q частичных вещественных составляющих отсчета выходного сигнала, а второй вход подключен к первому выходу выходного блока предопредленных коэффициентов, второй выходной умножитель, первый вход которого подключен к выходу второго выходного блока суммирования q частичных мнимых составляющих отсчета выходного сигнала, а второй вход подключен к второму выходу выходного блока предопредленных коэффициентов, выходной вычитатель, первый вход которого подключен к выходу первого выходного умножителя, второй вход подключен к выходу второго выходного умножителя, а выход является выходом фильтра.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2011122036/08U RU113597U1 (ru) | 2011-05-31 | 2011-05-31 | Цифровой фильтр со смещаемой фазочастотной характеристикой |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2011122036/08U RU113597U1 (ru) | 2011-05-31 | 2011-05-31 | Цифровой фильтр со смещаемой фазочастотной характеристикой |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU113597U1 true RU113597U1 (ru) | 2012-02-20 |
Family
ID=45854876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2011122036/08U RU113597U1 (ru) | 2011-05-31 | 2011-05-31 | Цифровой фильтр со смещаемой фазочастотной характеристикой |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU113597U1 (ru) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2743853C2 (ru) * | 2018-12-12 | 2021-03-01 | Федеральное государственное казенное военное образовательное учреждение высшего образования "Военный учебно-научный центр Военно-воздушных сил "Военно-воздушная академия имени профессора Н.Е. Жуковского и Ю.А. Гагарина" (г. Воронеж) Министерства обороны Российской Федерации | Способ цифровой фильтрации сигнала и устройство, его реализующее |
-
2011
- 2011-05-31 RU RU2011122036/08U patent/RU113597U1/ru not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2743853C2 (ru) * | 2018-12-12 | 2021-03-01 | Федеральное государственное казенное военное образовательное учреждение высшего образования "Военный учебно-научный центр Военно-воздушных сил "Военно-воздушная академия имени профессора Н.Е. Жуковского и Ю.А. Гагарина" (г. Воронеж) Министерства обороны Российской Федерации | Способ цифровой фильтрации сигнала и устройство, его реализующее |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Park | Guaranteed-stable sliding DFT algorithm with minimal computational requirements | |
| Bisina et al. | Optimized estimation of power spectral density | |
| US20140108479A1 (en) | Computationally Efficient Finite Impulse Response Comb Filtering | |
| JP5065784B2 (ja) | 同相成分抽出方法及び装置 | |
| Ayinala et al. | Parallel-pipelined radix-2 2 FFT architecture for real valued signals | |
| RU113597U1 (ru) | Цифровой фильтр со смещаемой фазочастотной характеристикой | |
| RU108669U1 (ru) | Цифровой фильтр | |
| Pariyal et al. | Comparison based analysis of different FFT architectures | |
| JP4769323B2 (ja) | 信号処理装置、エコーキャンセラ、信号処理方法 | |
| JP6015431B2 (ja) | サンプリングレート変換装置及びプログラム | |
| CN105656451B (zh) | 一种基于频域处理的扩频信号匹配滤波系统及方法 | |
| CN108199714A (zh) | 一种应用于aic结构信号恢复的改进omp算法的电路系统 | |
| Srinivas et al. | Low latency architecture design and implementation for short-time fourier transform algorithm on FPGA | |
| van der Byl et al. | Recursive sliding discrete Fourier transform with oversampled data | |
| CN108270416A (zh) | 一种高阶插值滤波器及方法 | |
| Damian et al. | A low area FIR filter for FPGA implementation | |
| SG184409A1 (en) | Implementation of complex sampling and time delays calculation | |
| RU62469U1 (ru) | Устройство вычисления адаптивного вейвлет-преобразования | |
| Assef et al. | Modeling of a simple and efficient cascaded FPGA-based digital band-pass FIR filter for raw ultrasound data | |
| Cintra et al. | A short survey on arithmetic transforms and the arithmetic Hartley transform | |
| Dai et al. | FPGA Realization of Hardware-Flexible Parallel Structure FIR Filters Using Combined Systolic Arrays | |
| CN114866099B (zh) | 滤波方法、装置和电子设备 | |
| US11416579B2 (en) | Recursive discrete Fourier transform device | |
| RU137811U1 (ru) | Цифровой фильтр со смещаемой фазочастотной характеристикой | |
| CN107193784A (zh) | 高精度低硬件复杂度的sinc插值实现方法及系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM1K | Utility model has become invalid (non-payment of fees) |
Effective date: 20120601 |