RU1098456C - Способ изготовлени интегральных схем - Google Patents

Способ изготовлени интегральных схем

Info

Publication number
RU1098456C
RU1098456C SU823500767A SU3500767A RU1098456C RU 1098456 C RU1098456 C RU 1098456C SU 823500767 A SU823500767 A SU 823500767A SU 3500767 A SU3500767 A SU 3500767A RU 1098456 C RU1098456 C RU 1098456C
Authority
RU
Russia
Prior art keywords
mask
substrate
boron
channel
regions
Prior art date
Application number
SU823500767A
Other languages
English (en)
Inventor
Ю.В. Агрич
М.М. Иванковский
С.А. Сульжиц
Original Assignee
Организация П/Я М-5222
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Организация П/Я М-5222 filed Critical Организация П/Я М-5222
Priority to SU823500767A priority Critical patent/RU1098456C/ru
Application granted granted Critical
Publication of RU1098456C publication Critical patent/RU1098456C/ru

Links

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Description

Изобретение относитс  к электронной технике и может быть использовано при изготовлении полупроводниковых приборов.
в частности ИС цифроаналоговых и аналогоцифровых систем.
Цель изобретени  - повышение надежности МОП-транзисторов, упрощение технологии , создание n-p-n бипол рных транзисторов с тонкой активной базой и повышение плотности размещени  злементов в ИС.
На фиг.1 показано поперечное сечение полупроводниковой подложки после формировани  первой и второй масок и проведени  первой и второй ионных имплантаций бора; на фиг.2 - поперечное сечение полупроводниковой структуры после формировани  изолирующего и затворного диэлектриков и электрода затвора: на фиг.З - поперечное сечение готовой К-МОП-структуры и бипол рного транзистора после формировани  областей истоков, стоков МОП-транзисторов и эмиттера бипол рного транзистора и формировани  алюминиевых шин разводки.
В соответствии с изобретением на полупроводниковой подложке, имеющей примыкающие к рабочей поверхности низколегированные области п-типа 1 и р-типа 2 проводимости, формируют первую маску , состо щую из слоев термической двуокиси кремни  3, пиролитического сло  поликристаллического кремни  4 и нитрида кремни  5, и вторую - фоторезистивную маску 6; Далее формируют области поДлегировани  подложки и диффузионных шин 7, а также области пассивной базы бипол рных транзисторов 8 р+-типа проводимости первой и второй имплантаци ми бора с энергией 30-40 кэВ и дозой 300-600 мк Кл/см и с энергией 100-150 кэВ и дозой 100-200 мк Кл/см через сквозные окна в первой и второй масках и формируют области каналоограничени  9. примыкающие к затворному диэлектрику на границе с изолирующим диэлектриком , области подлегировани  истоков , стокор р-канальных МОП-транзисторов 10, а также области активной базы бипол рных транзисторов 11с поверхностной концентрацией , меньше, чем в област х р+-типа, ионной имплантацией бора с энергией 100,-150 кэВ и дозой100-200 мк Кл/см окна во второй маске сквозь материал первой маски (см.фиг,1).
После удалени  второй маски формируют изолирующий диэлектрик 12 окислением поверхности подложки в окнах первой маски и после удалени  первой маски формируют диэлектрик 13 затвора и электроды затвора 14 из сильно легированного фосфором сло  поликремни  (см.фиг.2).
Далее формируют области истоков, стоков п-типа проводимости 15, подлегировани  подложки 16 и эмиттера бипол рных транзисторов 17 п+-типа проводимости ионной имплантацией примеси п-типа через окна , образованные фоторезистивной маской,
изолирующим диэлектриком и электродом затвора, и формируют области истоков, ctoков р-типа 18 ионной имплантацией бора дл  достройки областей подлегировани  истоков , стоков р-ь-типа 10 до электрода затвора 14. На последнем этапе известным способом формируют межуровневый диэлектрик 19 и алюминиевые шины разводки 20.
0 Поставленна  цель повышени  надежности МОП-структур достигаетс  повышением уровн  легировани  в каналоограничительных област х р-типа проводимости, примыкающих к затворному
5 диэлектрику на границе с изолирующим диэлектриком под электродом затвора р-канального транзистора и, следовательно, повышением порогового напр жени  паразитного п-канального транзистора с поли0 кремниевым затвором на краю изолирующего диэлектрика до 20 В и более. При этом ввиду того, что указанные каналоограничительные области могут быть сформированы только под кра ми затворов и не
5 примыкают к област х п+-истоков, стоков по . всему их периметру, в отличие от известного способа, по которому указанные области каналоограничени  формируютс  по всему периметру границ областей истоков, стоков
0 п+-типа, определ емых границей окон в первой маске под изолирующий диэлектрик , увеличение уровн  легировани  в област х каналоограничени  не приводит к . увеличению токов утечки и емкостей пери5 ферийных участков диффузионных переходов п+-сток-подложка.
Кроме того, формирование областей подлегировани  истоков, стоков р-типа пе ред формирование поликремниевых затво0 ровпозвол етформировать
самосовмещенные с затвором области истоков , стоков ионной имплантацией бора с . малыми дозами и энерги ми, например 10 20 мкКл/см и 30-40 кЭВ, на малую глубину,
5 что дает следующие преимущества.
Снижение уровн  паразитного подлегировани  бором поликремниевого затвора п+-типа повышает стабильность пороговых напр жений.
0 Снижение уровн  легировани  и глубины областей истоков, стоков р-типа, примыкающих к затвору, уменьшает эффект сквозного обеднени  дл  транзисторов с малой длиной канала, увеличива  напр же5 ние смыкани  и надежность транзистора и уменьшени  паразитную емкость перекрыти  затвор - сток.
Уменьшен уровень дефектности облаcteй истоков, стоков р-типа, вводимый имплантацией и, следовательно, снижены токи
утечек и шумов МОП-транзисторов без использовани  высокотемпературных (более 900°С) отжигов дефектов, ухудшающих стойкость МОП ИС к воздействию внешних факторов (ВВФ).
Способ позвол ет получить относительно высоколегированные области подлегировани  подложки и диффузионные шины разводки р+-типа под изолирующих диэлектриком , что дает возможность, во-первых, снизить напр жение и ток включени  паразитных тиристорных структур в К-МОП-схемах , что положительно сказываетс  на надежности ИС и, во-вторых, использовать эти Р+-ШИНЫ разводки в качестве дополнительного уровн  разводки, что дает возможность значительно сократить площадь кристалла ИС, занимаемую разводкой, особенно в нерегул рных К-МОП ИС с повышенной плотно.стью размещени  элементов.
Возможность реализации качественных бипол рных п-р-п вертикальных транзисторов с тонкой активной базой.без усложнени  технологии достигаетс  возможностью формировани  области активной базы р-типа перед формированием П+-ИСТОКОВ, стоков и на большую глубину, причем в предлагаемом способе реализуетс  самосовмещение области эмиттера с областью пассивной базы с повышенным уровнем легировани , что уменьшает токи утечки и емкости эмиттерного перехода.
Структура бипол рных вертикальных пр-п транзисторов реализуетс  только технологическими операци ми, необходимыми дл  К-МОП-структур. Интегральна  сложность технологического процесса определ етс  количеством этапов фотомаскировани , которое равно 8, включа  фотогравировку сло  пассивации, тогда как в известном способе их 9.
Экономи  одного процесса фотогравировки получаетс  в св зи с возможностью проведени  операции формировани  истоков , стоков р-типа ионной имплантацией бора с малой дозой (20-30 мкКл/см ) и на малую глубину без фоторезистивной маски.
Проведение легировани  областей через сквозные окна в фоторезистивной и нитридной масках имплантацией бора с энергией 30-40 кэВ. легировани  областей сквозь нитридную маску толщиной 0,230 ,33 мкм имплантацией бора с энергией 100-150 кзВ позвол ет повысить воспроизводимость концентрации примеси в област х , легированных имплантацией сквозь нитридную маску за счет того, что бор с энергией 30-40 кзВ практически не проходит через маскуО.23-0,35 мкм (средний пробег 0.1-0,14 мкм), а боре энергией 100-150
кэВ (средний пробег 0,32-0,45 мкм) почти не
задерживаетс  этим маскирующим слоем.
Имплантаци  через сквозные окна в
5 первой и второй масках бором с дозой 300600 мкКл/см позвол ет получить области с
уровнем легировани  более 5.10 1/см,
причем повышение дозь более 600
мкКл/см нерационально в св зи с резким
0 повышением времени легировани  и повышением дефектности имплантированных слоев. Имплантаци  бора через окна второй маски сквозь первую маску с дозой 100200 мкКл/см позвол ет получить
5 оптимальные дл  областей активной базы уровни легировани  1.10 1/см.
Использование в качестве первой маски трехслойной системы из двуокиси кремни  толщиной 500-700 А, поликремни  толщи0 ной 0,08-0,12 мкм и нитрида кремни  толщиной 0,10-0.14 мкм позвол ет
минимизировать величину бокового окислени  под. нитридом кремни , возрастающую при увеличении толщины окисно5 го сло  под нитридом, что дает возможность повысить плотность размещени  элементов вИС.
уменьшить механические напр жени  в системе кремний-окисел - нитрид кремни ,
0 возрастающие с уменьшением толщины окисла и увеличением толщины нитрида кремни , что повышает выход гордных и надежность ИС,
снизить дефектность затворного окис5 ла, св занную с так называемым эффектом Кюи, т.е. образованием паразитной пленки нитрида кремни  на поверхности подложки под окисным слоем у краев нитридной маски и в местах ее проколов (дефектов).
0 Пленка нитрида кремни  преп тствует нормальному росту затворного окисла, вызыва  его повышенную дефектность. Подавление эффекта Кюи св эано с наличием под нитридом сло  поликремни , преп тствую5 щего диффузии аммиака к поверхности кремни  подложки. Кроме того, слой поликремни  уменьшает кривизну поверхности подложки, возникающую после выращивани  изолирующего окисла на кра х нитрид0 ной маски из-за бокового окислени , что приводит к повышению пробивного напр жени  затворного диэлектрика. Таким образом , подслой поликремни  под нитридом повышает выход годных и надежность ИС.
5 Согласно предлагаемому способу была изготовлена тестова  ИС, включающа  п- и р-канальные МОП и бипол рные транзисторы следующим образом. В низколегированной кремниевой подложке п-типа с удельным сопротивлением 4.5 Ом-см и ориентацией поверхности по плоскости 100 формируют низколегированную р-обдасть ионной имплантацией бора с энергией 40 кэВ и дозой 4 мкКл/см с последующей разгонкой в атмосфере сухого кислорода в течение 16 ч при температуре 1150°С до глубины 7 мкм. При этом на поверхности подложки нарастает слой двуокиси кремни , который полностью удал етс . На очищенной поверхности подложки выращивают демпферный окисел толщиной 600±50 А термоокислением в сухом кислороде при 1000°С, осаждают слой поликристаллического кремни  толщиной 0,10±0,02 мкм пиролизом моносилана при низком давлении и слой нитрида кремни  толщиной 0,12 ±0,02 мкм пиролизом моносилана в атмосфере аммиака, провод т фотогравировку окон в первой маске под изолирующей окисел с травлением слоев нитрида кремни  и.поликремни .
Далее формируют вторую фоторезистивную маску с окнами под области подлегировани  истоков, стоков р-канальных МОП-транзисторов, диффузионных шин разводки, пассивной и активной базы бипол рных транзисторов над област ми поверхности подложки п-типа и с окнами под области подлегировани  подложки и каналоограничени  над област ми поверхности подложки р-типа. Провод т первую ионную имплантацию бора с энергией 40 кэВ и дозой 300 мкКл/см в области подлегировани  подложки, диффузионных шин и пассивной базы р+-типа проводимости через сквозные окна в нитридной и фоторезистивной масках и провод т вторую ионную имплантацию бора с энергией 100 кэВ и дозой 150 мкКл/см через окна в фоторезистивной маске сквозь слои нитрида кремни , поликремни  и окисла суммарной толщиной 0,23-0,33 мкм в области подлегировани  истоков , стоков р-типа проводимости, в области каналоограничени , примыкающие к затворному диэлектрику на границе с изолирующим диэлектриком, и в области активной базы п-р-п бипол рных транзисторов, при зтом в области, защищенные трехслойной первой маской, проходит 75-105 мкКл/см бора, а в открытые в первой и второй масках области подложки 430 мкКл/см бора.
Следует отметить, во-первых, с целью снижени  дефектов в имплантированных бором област х подложки тонкий слой двуокиси кремни  в первой маске не травилс  в данном примере, поэтому около 5% дозы бора, имплантированного с энергией 40 кэВ. задерживаетс  этим окислом и, во-вторых , последовательность проведени  имплантаций с малой и высокой энерги ми не имеет значени  в..данном способе, поэтому они провод тс  с однократной загрузкой
подложек в установку ионного легировани  и перестройкой энергии легировани  в сторону уменьшени  или увеличени  после набора одной из доз.
После удалени  фоторезистивной маски
0 провод т термообработку подложек при 1050°С в сухом кислороде 30 с дл  разгонки бора в глубь подложки и окисление поверхности подложки, не защищенной маской нитрида кремни  при 1000°С в течение 4 ч
5 во влажном кислороде дл  формировани  изолирующего окисла толщиной 0,85 мкм. В результате формируютс  р -области подлегировани  подложки, диффузионных шин и пассивной базы бипол рных транзисторов с
0 глубиной 2 мкм и концентрацией более 5.10 I/CM и р- збласти каналоограничени , подлегировани  истоков, стоков р-канальных МОП-транзисторов и активной базы бипол рных транзисторов с глубиной
5 1,5 мкм и концентрацией 1.10 1/см
Далее удал ют нитрид кремни , поликремний и окисел первой маски, выращивают на месте первой маски затворный диэлектрик толщиной 9СО Д термоокислени0 ем при 1000°С и формируют электрод затвора пиролитическим осаждением поликристаллического кремни  толщиной 0,6 мкм при низком давлении с последу1йщим легированием его фосфором диффу5 зией из РОС1з в потоке газа-носител  при 900°С до RS 20-30 Ом/а и фотогравировкой .
На следующем этапе фотогравировкой по затворному окислу с последующим диф0 фузией фосфора из POCia в потоке газа-носителй при 900°С формируют области истоков, стоков, подлегировани  подложки и эмиттера бипол рных транзисторов. Окисл ют п -области при температуре 9005 950°С во влажном кислороде до толщины окисла 0,23 мкм, при этом над нелегированными фосфором област ми подложки окисел дорастает до 0,14 мкм. Провод т ионмую имплантацию бора с энергией 40
0 кэВ и ДОЗОЙ.20 мкКл/см дл  формировани  самосовмещенных с затвором областей истоков , стоков р-канальных МОП-транзисторов без использовани  фотомаскировани , в результата чего в области п -истокоа, сто5 ков попадает 2 мкКл/см бора, что не оказывает заметного вли ни  на их характеристики.
На последнем этапе осаждают слой межуровней изол ц ; - фосфорно-силикат нрго стекла - толщиной 1,7 мкм, провод т
термообработку ФСС дл  оплавлени  при 900°С, при этом окончательно формируютс  области истоков, стоков п-канальных МОПтранзисторов и эмиттера бипол рных транзисторов на глубину 1,0 мкм, и, следовательно, толщина активной базы бипол рных транзисторов получаетс  0,5 мкм, что дает возможность получить бипол рные транзисторы с хорошими частотными характеристиками. Провод т фотогравировку окон под омические контакты , осаждают на подложку слой алюмини , легированный кремнием вакуумным распылением алюмини  и кремни , провод т фотогравировку э люминиевой разводки, осаждают слой защитного фосфорно-силикатного стекла и провод т фотогравировку контактных площадок.
Изготовленные согласно приведенному примеру тестовые ИС имели следующие характеристики элементов:
Пороговые напр жени  МОП-транзисторов , В
п-канальных 1,6 р-канальных /v 1,3
Напр жени  пробо  сток-подложка, В
n -стоков 13 р-стоков 30
Напр жение смыкани  исток-сток дл  транзисторов с 3,5 мкм шириной затвора на пластине, В
п-канальных 15 р-канальных 15
Пороговое напр жение паразитного пканального элемента с поли кремниевым затвором под изолирующим диэлектриком, В по. поверхности p-t-каналоограничительных областей 80
по поверхности дополнительных каналоограничительных областей 40
Врем  задержки и произведение задержки на потребл емую инвертором мощность на частоте до 9 МГц дл  инверторов с 3,5 мкм шириной затвора транзисторов на пластине и отношением ширины канала к длине 2
врем  задержки, не/инвертор 2-4
произведение задержки на потребл емую
инвертором мощность, пДж/инвертор 0,05
Сдвиг пороговых напр жений тестовых п-МОП-транзисторов после термополевых испытаний (2 ч при 180°С), В дл  рабочих транзисторовне более 0,1-0,2
дл  паразитных п-МОП-транзисторовне более 0,5 Коэффициент усилени  бипол рных п-рп-транзисторов
при икэ 5 В, J3 ЮмА более 30 Плотность размещени  элементов с учетом шин разводки по кольцевому генератору , инверторов/мм до 800 Из приведенных характеристик видно, что предлагаемый способ изготовлени  КМОП ИС, включающий всего 8 этапов фотомаскировани , позвол ет реализовать в одном кристалле К-МОП структуры с высокими и стабильными пороговыми напр жени ми паразитных МОП элементов, обуславливающими их повышенную надежность , и одновременно с высоким быстродействием и низким потреблением мощности, обусловленными малыми емкост ми структур, а также - бипол рные транзисторы с вертикальной р-структурой. Аналогично бипол рным транзисторам предложенный способ позвол ет реализовать j - FET структуры с вертикальным каналом п-типа, что представл ет расширенные возможности дл  изготовлени  высококачественных аналоговых и аналого-цифровых ИС по данному способу.
Необходимо отметить, что предлагаемый способ изготовлени  К-МОП ИС пригоден дл  изготовлени  К-МОС ИС в низколегированной подложке р-типа, что дает возможность повысить быстродействие К-МОД ИС и изготавливать бипол рные транзисторы с изолированными р-п переходом коллекторами.
к
SU823500767A 1982-10-18 1982-10-18 Способ изготовлени интегральных схем RU1098456C (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823500767A RU1098456C (ru) 1982-10-18 1982-10-18 Способ изготовлени интегральных схем

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823500767A RU1098456C (ru) 1982-10-18 1982-10-18 Способ изготовлени интегральных схем

Publications (1)

Publication Number Publication Date
RU1098456C true RU1098456C (ru) 1993-03-07

Family

ID=21032219

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823500767A RU1098456C (ru) 1982-10-18 1982-10-18 Способ изготовлени интегральных схем

Country Status (1)

Country Link
RU (1) RU1098456C (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015003102A1 (en) * 2013-07-02 2015-01-08 Texas Instruments Incorporated Bipolar transistor having sinker diffusion under a trench

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
А fully Impllanted MOS-S MOS bipollar techolcjgy for VLSI of Analog - Begltal sistems, J.IEEE Trans on Electron Device vol. ED-26. N: 4. April. 1979. pp. 390-395. Silicon - Gafe n-wefl CMOS Process by Fulljon-lmplantlon Techology, J.IEEE Trans, of Electr. bev.. vol. ED-27, N 9. Sept. 1980. p. 1979- 1795. *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015003102A1 (en) * 2013-07-02 2015-01-08 Texas Instruments Incorporated Bipolar transistor having sinker diffusion under a trench

Similar Documents

Publication Publication Date Title
US4566175A (en) Method of making insulated gate field effect transistor with a lightly doped drain using oxide sidewall spacer and double implantations
KR930010121B1 (ko) 단일의 집적회로칩에 고압 및 저압 cmos 트랜지스터를 형성하는 공정
US4752589A (en) Process for the production of bipolar transistors and complementary MOS transistors on a common silicon substrate
US4435895A (en) Process for forming complementary integrated circuit devices
USRE31079E (en) Method for manufacturing complementary insulated gate field effect transistors
US4761384A (en) Forming retrograde twin wells by outdiffusion of impurity ions in epitaxial layer followed by CMOS device processing
US4149307A (en) Process for fabricating insulated-gate field-effect transistors with self-aligned contacts
US4085498A (en) Fabrication of integrated circuits containing enhancement-mode FETs and depletion-mode FETs with two layers of polycrystalline silicon utilizing five basic pattern delineating steps
US4422885A (en) Polysilicon-doped-first CMOS process
KR930009030B1 (ko) 단일집적회로의 칩내에 수직형 바이폴라 트랜지스터와 고압 cmos트랜지스터를 형성하는 공정
US4078947A (en) Method for forming a narrow channel length MOS field effect transistor
US5783474A (en) Reduced mask process for manufacture of MOS gated devices using dopant-enhanced-oxidation of semiconductor
US4345366A (en) Self-aligned all-n+ polysilicon CMOS process
US4183040A (en) MOS RAM with implant forming peripheral depletion MOSFET channels and capacitor bottom electrodes
US4258465A (en) Method for fabrication of offset gate MIS device
US4697332A (en) Method of making tri-well CMOS by self-aligned process
KR970703616A (ko) 바이폴라 트랜지스터 및 모스 트랜지스터를 구비한 반도체 장치의 제조 방법(method of manufacturing a semiconductor device with bicmos circuit)
WO1988008202A1 (en) Radiation hardened semiconductor device and method of making the same
US4878100A (en) Triple-implanted drain in transistor made by oxide sidewall-spacer method
JP3078436B2 (ja) Bi−CMOS構造を形成する方法およびBi−CMOS構造
US4462151A (en) Method of making high density complementary transistors
JPH0348459A (ja) 半導体装置及びその製造方法
US6083795A (en) Large angle channel threshold implant for improving reverse narrow width effect
US4350991A (en) Narrow channel length MOS field effect transistor with field protection region for reduced source-to-substrate capacitance
RU1098456C (ru) Способ изготовлени интегральных схем