RU104801U1 - Синтезатор частот с широкополосной модуляцией - Google Patents

Abstract

1. Синтезатор частот с широкополосной модуляцией, содержащий блок опорного генератора, выход которого соединен с входом блока делителя с фиксированным коэффициентом деления (ДФКД), выход которого соединен с первым входом блока частотно-фазового детектора (ЧФД), выход которого соединен с входом блока фильтра нижних частот (ФНЧ), а также блок генератора, управляемого напряжением (ГУН), выход которого является выходом устройства, соединенным с входом блока ДПКД, выход которого соединен со вторым входом блока ЧФД; кроме того, содержащий блок управления, группа входов-выходов которого соединена посредством двунаправленной шины управления с группой выходов ЧФД, а также с группами управляющих входов блоков ДФКД и ДПКД, отличающийся тем, что в него введены коммутатор, блок аналого-цифрового преобразователя (АЦП) и блок цифроаналогового преобразователя (ЦАП), при этом первый вход коммутатора соединен с выходом блока фильтра нижних частот, второй вход - с выходом блока ЦАП, а выход коммутатора соединен с входом блока ГУН; кроме того, выход блока ФНЧ соединен с входом АЦП, группа выходов которого соединена посредством первой шины передачи данных с группой входов блока управления, одиночный выход которого соединен с управляющим входом коммутатора, а группа выходов блока управления соединена посредством второй шины передачи данных с группой управляющих входов блока ЦАП. ! 2. Синтезатор частот по п.1, отличающийся тем, что в качестве делителя с переменным коэффициентом деления используется делитель с дробным переменным коэффициентом деления. ! 3. Синтезатор частот по п.1, отличающийся тем, что блок управления выполнен с возм

Description

Заявляемая полезная модель относится к радиотехнике и может быть использована для формирования сигналов с широкополосной угловой модуляцией в радиопередающих устройствах.

В системах с повышенной помехозащищенностью и помехоустойчивостью широкое применение нашла широкополосная модуляция. Для расширения спектра используют различные виды модуляции. В частности, применяют сигналы с линейной частотной модуляцией, а также шумоподобные сигналы.

Синтезаторы частот, основанные на фазовой автоподстройке частоты (ФАПЧ), работающие в режиме частотной и фазовой модуляции, широко известны (патенты на полезную модель RU 56747, RU 83883, RU 84651, патенты на изобретения SU 1252909, RU 2358384, US 4110707). Выше указанные синтезаторы позволяют получить модулированные по частоте или фазе колебания с заданным шагом перестройки по частоте, при этом стабильность частоты этих сигналов определяется прецизионным кварцевым опорным генератором. Однако, синтезаторы частот, основанные на фазовой автоподстройке частоты, имеют значительное и зачастую слишком длительное для практического применения время перестройки с одной частоты на другую.

Структурная схема типового синтезатора частот, основанного на системе ФАПЧ, приведена на рис.1.1 стр.9 в книге [1].

В таком синтезаторе на первый вход частотно-фазового детектора (ЧФД) подается сигнал опорного генератора после деления его частоты в делителе с фиксированным коэффициентом деления, а на второй вход ЧФД-сигнал с генератора управляемого напряжением (ГУН) после деления его частоты в делителе с переменным коэффициентом деления (ДПКД). Выработанный сигнал рассогласования на выходе ЧФД через фильтр нижних частот (ФНЧ) управляет частотой сигнала ГУН таким образом, что она после устранения рассогласования принимает значение, точно равное частоте сигнала опорного генератора, поделенной на коэффициент деления ДФКД и умноженной на коэффициент деления ДПКД.

Быстродействие при перестройке с одной частоты на другую таких синтезаторов зависит, прежде всего, от времени переходного процесса в системе ФАПЧ, длительность которого, в свою очередь, определяется изменением шага коэффициента деления ДПКД и инерционностью ФНЧ.

В книге [2] предложено несколько методов формирования частотной модуляции (ЧМ) на основе синтезатора частот с импульсно-фазовой автоподстройкой частоты (ИФАПЧ). Модуляция осуществляется за счет изменения коэффициента деления ДПКД по закону изменения модулирующего сигнала. При этом имеют место искажения ЧМ сигнала, обусловленные дискретным действием системы ИФАПЧ.

Таким образом, в синтезаторе частот, построенном на основе системы ИФАПЧ, возможно осуществление частотной или фазовой модуляции, но с рядом ограничений, связанных с конечным быстродействием синтезатора и с вносимыми системой ИФАПЧ искажениями.

Наиболее близким по технической сущности к предлагаемому устройству можно считать синтезатор частот с петлей ИФАПЧ, частотная модуляция в котором осуществляется косвенным методом, приведенный на рис.1.9(б) стр.25 в [2], принятый за прототип, с небольшими уточнениями: «импульсный фазовый детектор» (ИФД) обозначен как блок частотно-фазового детектора (ЧФД), блок «управляемый генератор» (УГ) укрупнен и обозначен как генератор, управляемый напряжением (ГУН), а преобразователь кода с управляющим устройством заменен блоком управления.

Функциональная схема устройства-прототипа представлена на фиг.1, где введены следующие обозначения:

1 - блок опорного генератора (ОГ);

2 - блок делителя с фиксированным коэффициентом деления (ДФКД);

3 - блок частотно-фазового детектора (ЧФД);

4 - блок фильтра нижних частот (ФНЧ);

5 - блок генератора, управляемый напряжением (ГУН);

6 - блок делителя с переменным коэффициентом деления / (ДПКД);

7 - шина управления (ШУ);

11 - блок управления.

Устройство-прототип содержит последовательно соединенные блоки опорного генератора (ОГ) 1, делителя с фиксированным коэффициентом деления (ДФКД) 2, частотно-фазового детектора (ЧФД) 3, фильтра нижних частот (ФНЧ) 4 и генератора, управляемого напряжением (ГУН) 5, выход которого, являющийся выходом устройства, через блок делителя с переменным коэффициентом деления (ДПКД) 6, соединен со вторым входом блока ЧФД 3. Группа входов-выходов БУ 11 соединена посредством двунаправленной шины управления 7 с группой выходов ЧФД 3, а также с группами входов блоков ДФКД 2 и ДПКД 6.

Устройство-прототип работает следующим образом.

Выходное напряжение блока ОГ 1 через блок ДФКД 2 подается на первый вход блока ЧФД 3, на второй вход которого через блок ДПКД 6 подается выходное напряжение блока ГУН 5. Сигнал ошибки сравнения частот двух сигналов с выхода блока ЧФД 3 через блок ФНЧ 4 подается на управляющий вход блока ГУН 5, частота которого меняется до тех пор, пока, поделенная в заданное число раз в блоке ДПКД 6, она не будет равной частоте выходного сигнала блока ОГ 1, поделенной в заданное число раз в блоке ДФКД 2. В этом случае, выходное напряжение на выходе блока ЧФД 3 перестанет меняться, а частота выходного сигнала блока ГУН 5 будет оставаться равной частоте выходного сигнала блока ОГ 1, поделенной в заданное число раз в блоке ДФКД 2 и умноженной на коэффициент деления в блоке ДПКД 6. Причем с блока управления 11 по шине управления 7 на группы управляющих входов блоков ДПКД 6 и ДФКД 2 подаются сигналы, устанавливающие необходимые коэффициенты деления, т.е. частоту выходного сигнала устройства. А сигналы с блока ЧФД 3, подаваемые на блок управления 11, несут информацию о состоянии системы - находится ли она в синхронизме или нет. Таким образом, на выходе блока ГУН 5 генерируется колебание с заданной частотой.

Как видно из сказанного выше, частота выходного сигнала блока ГУН 5 прямо пропорциональна коэффициенту деления блока ДПКД 6 Следовательно, для осуществления частотной модуляции достаточно изменять значение коэффициента деления блока ДПКД 6 в зависимости от закона изменения модулирующего сигнала. Таким образом, после установки центральной (рабочей) частоты сигнала на выходе блока ГУН 5, с блока управления 11 по ШУ 7 подаются сигналы на блок ДПКД 6, устанавливающие коэффициенты деления в зависимости от мгновенного значения модулирующего сигнала. При этом для записи соответствующих мгновенным значениям модулирующего сигнала коэффициентов деления необходимо выработать соответствующие этим коэффициентам кодограммы, что увеличивает время, затрачиваемое на осуществление модуляции.

Учитывая вышесказанное, недостатками устройства-прототипа являются низкое быстродействие, а также искажения частотно-модулированного сигнала, что ограничивает его использование для осуществления широкополосной угловой модуляции.

Задача, на решение которой направлена заявляемая полезная модель, заключается в расширении возможностей синтезатора частот, построенного на основе системы ИФАПЧ, в контексте применимости его для формирования широкополосной модуляции.

Достигаемый технический результат - обеспечение широкополосной угловой модуляции в синтезаторе частот с ИФАПЧ, при сохранении всех его качественных характеристик по формированию колебаний с требуемой частотой без режима модуляции.

Для решения поставленной задачи в синтезатор частот, содержащий блок опорного генератора, выход которого соединен с входом блока делителя с фиксированным коэффициентом деления (ДФКД), выход которого соединен с первым входом блока частотно-фазового детектора (ЧФД), выход которого соединен с входом блока фильтра нижних частот (ФНЧ), а также блок генератора, управляемого напряжением (ГУН), выход которого является выходом устройства, соединен с входом блока ДПКД, выход которого соединен со вторым входом блока ЧФД; кроме того, содержащий блок управления, группа входов-выходов которого соединена посредством двунаправленной шины управления с группой выходов ЧФД, а также с группами входов блоков ДФКД и ДПКД, согласно полезной модели, введены коммутатор, блок аналого-цифрового преобразователя (АЦП) и блок цифро-аналогового преобразователя (ЦАП), при этом первый вход коммутатора соединен с выходом блока фильтра нижних частот, второй вход - с выходом блока ЦАП, а выход коммутатора соединен с входом блока ГУН; кроме того, выход блока ФНЧ соединен с входом АЦП, группа выходов которого соединена посредством первой шины передачи данных с группой входов блока управления, одиночный выход которого соединен с управляющим входом коммутатора, а группа выходов блока управления соединена посредством второй шины передачи данных с группой управляющих входов блока ЦАП.

Дополнительно, в качестве делителя с переменным коэффициентом деления используется делитель с дробным переменным коэффициентом деления.

Дополнительно, блок управления выполнен с возможностью выработки сигналов записи частоты и управления коммутацией, считывания и запоминания кодов управляющих напряжений с АЦП, а также расчетов и записи кодов управляющих напряжений в ЦАП.

Функциональная схема заявляемого устройства приведена на фиг.2, где введены следующие обозначения:

1 - блок опорного генератора (ОГ);

2 - блок делителя с фиксированным коэффициентом деления (ДФКД);

3 - блок частотно-фазового детектора (ЧФД);

4 - блок фильтра нижних частот (ФНЧ);

5 - блок генератора, управляемый напряжением (ГУН);

6 - блок делителя с переменным коэффициентом деления (ДПКД);

7 - шина управления (ШУ);

8 - коммутатор;

9 - блок аналого-цифрового преобразователя (АЦП);

10 - блок цифро-аналогового преобразователя (ЦАП);

11 - блок управления (БУ);

12 - первая шина передачи данных (ШПД1);

13 - вторая шина передачи данных (ШПД2).

Заявляемое устройство содержит последовательно соединенные блоки опорного генератора (ОГ) 1 и делителя с фиксированным коэффициентом деления (ДФКД) 2, выход которого соединен с первым входом блока частотно-фазового детектора (ЧФД) 3, выход которого через блок фильтра нижних частот (ФНЧ) 4 соединен со входом блока аналого-цифрового преобразователя (АЦП) 9 и с первым входом коммутатора 8, выход которого соединен со входом блока генератора, управляемого напряжением (ГУН) 5, выход которого, являющийся выходом устройства, в тоже время соединен со входом делителя с переменным коэффициентом деления (ДПКД) 6, выход которого соединен со вторым входом блока ЧФД 3.

Группа выходов блока АЦП 9 соединена посредством первой шины передачи данных (ШПД1) 12 с группой входов блока управления (БУ) 11, одиночный выход которого соединен управляющим входом коммутатора 8, группа выходов БУ 11 соединена посредством второй шины передачи данных (ШПД2) 13 с группой управляющих входов блока цифро-аналогового преобразователя (ЦАП) 10, выход которого соединен со вторым входом коммутатора 8. Группа входов-выходов БУ 11 соединена посредством двунаправленной шины управления 7 с группой выходов ЧФД 3, а также с группами входов блоков ДФКД 2 и ДПКД 6.

Заявляемое устройство работает следующим образом.

Выходное напряжение блока ОГ 1 через блок ДФКД 2 подается на первый вход блока ЧФД 3, на второй вход которого через блок ДПКД 6 подается выходное напряжение блока ГУН 5. Сигнал рассогласования частот двух сигналов с выхода блока ЧФД 3 через блок ФНЧ 4 и коммутатор 8 подается на управляющий вход блока ГУН 5, частота сигнала которого меняется до тех пор, пока, поделенная в заданное число раз в блоке ДПКД 6, она не будет равной частоте выходного сигнала блока ОГ 1, поделенной в заданное число раз в блоке ДФКД 2. В частном случае, коэффициент деления ДПКД 6 может иметь дробное значение, тогда в качестве ДПКД 6 может быть использован делитель с дробным переменным коэффициентом деления. При равенстве частот, напряжение на выходе блока ЧФД 3 перестанет изменяться, частота выходного сигнала блока ГУН 5 будет сохраняться требуемой, а с блока ЧФД 3 по шине управления 7 в БУ 11 подается сигнал о том, что система находится в синхронизме.

БУ 11 может быть выполнен на основе микроконтроллера, укрупненный алгоритм функционирования которого представлен на фиг.3.

Частота сигнала с широкополосной модуляцией меняется в переделах от нижней до верхней частоты своего спектра по определенному закону.

По ШУ 7 с одиночного выхода БУ 11 на коммутатор 8 подается управляющий сигнал, в результате чего на ГУН 5 проходит сигнал блока ФНЧ 4. Далее по ШУ 7 в блоки ДФКД 2 и ДПКД 6 поступают сигналы записи коэффициентов деления, соответствующие нижней частоте спектра заданного широкополосного сигнала. С момента подачи сигнала синхронизма от блока ЧФД 3 в БУ 11, в блоке АЦП 9 происходит оцифровка напряжения с блока ФНЧ 4, код которого по ШПД1 12 передается в БУ 11 и запоминается. Затем происходит аналогичная процедура, только запоминается код напряжения с блока ФНЧ 4, соответствующего верхней частоте спектра. Далее формируемые в БУ 11 управляющие сигналы по ШПД2 подаются в блок 8, который производит коммутацию выходных сигналов блока ЦАП 10 на вход ГУН 5. Затем в БУ 11 формируются сигналы кодов управляющих напряжений управления блока ГУН 5, соответствующие закону модуляции, адаптированному к значениям управления для верхней и нижней частот спектра модулированного сигнала, которые по ШПД2 поступают в блок ЦАП 10.

Таким образом, изменение частоты сигнала блока ГУН 5 происходит не системой ИФАПЧ по каналу управления блоком ГУН 5, а непосредственно с блока ЦАП 10, что повышает быстродействие и не вносит искажений в модулированный сигнал.

На основании вышесказанного, в заявляемом устройстве можно реализовать широкополосную угловую модуляцию с сохранением точности установки частоты и ширины спектра выходного широкополосного сигнала.

Источники информации:

1. Синтезаторы частот с системой импульсно-фазовой автоподстройки // Левин В.А., Малиновский В.Н., Романов С.К. - М.: Радио и связь, 1989 г.

2. Формирование ЧМ сигналов в синтезаторах с автоподстройкой // Тихомиров Н.М., Романов С.К., Леныпин А.В. - М.: Радио и связь, 2004 г.

Claims (3)

1. Синтезатор частот с широкополосной модуляцией, содержащий блок опорного генератора, выход которого соединен с входом блока делителя с фиксированным коэффициентом деления (ДФКД), выход которого соединен с первым входом блока частотно-фазового детектора (ЧФД), выход которого соединен с входом блока фильтра нижних частот (ФНЧ), а также блок генератора, управляемого напряжением (ГУН), выход которого является выходом устройства, соединенным с входом блока ДПКД, выход которого соединен со вторым входом блока ЧФД; кроме того, содержащий блок управления, группа входов-выходов которого соединена посредством двунаправленной шины управления с группой выходов ЧФД, а также с группами управляющих входов блоков ДФКД и ДПКД, отличающийся тем, что в него введены коммутатор, блок аналого-цифрового преобразователя (АЦП) и блок цифроаналогового преобразователя (ЦАП), при этом первый вход коммутатора соединен с выходом блока фильтра нижних частот, второй вход - с выходом блока ЦАП, а выход коммутатора соединен с входом блока ГУН; кроме того, выход блока ФНЧ соединен с входом АЦП, группа выходов которого соединена посредством первой шины передачи данных с группой входов блока управления, одиночный выход которого соединен с управляющим входом коммутатора, а группа выходов блока управления соединена посредством второй шины передачи данных с группой управляющих входов блока ЦАП.

2. Синтезатор частот по п.1, отличающийся тем, что в качестве делителя с переменным коэффициентом деления используется делитель с дробным переменным коэффициентом деления.

3. Синтезатор частот по п.1, отличающийся тем, что блок управления выполнен с возможностью выработки сигналов записи частоты и управления коммутацией, считывания и запоминания кодов управляющих напряжений с АЦП, а также расчетов и записи кодов управляющих напряжений в ЦАП.