RU102846U1 - Ограничитель свч мощности - Google Patents
Ограничитель свч мощности Download PDFInfo
- Publication number
- RU102846U1 RU102846U1 RU2010143654/28U RU2010143654U RU102846U1 RU 102846 U1 RU102846 U1 RU 102846U1 RU 2010143654/28 U RU2010143654/28 U RU 2010143654/28U RU 2010143654 U RU2010143654 U RU 2010143654U RU 102846 U1 RU102846 U1 RU 102846U1
- Authority
- RU
- Russia
- Prior art keywords
- type
- layer
- diodes
- conductivity
- semi
- Prior art date
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Element Separation (AREA)
Abstract
Ограничитель СВЧ мощности, выполненный в виде монолитной интегральной схемы на полуизолирующей подложке и содержащий на входе группу pin-диодов, соединенных с группой диодов Шоттки на выходе схемы через отрезок микрополосковой линии, отличающийся тем, что выходные диоды выполнены на отдельных мезаструктурах, состоящих из следующей последовательности слоев: первого слоя n+-типа проводимости, лежащего на полуизолирующей подложке, слоя i-типа проводимости (либо ν-, либо π-типов), слоя p+-типа, поверх которого выращены второй слой n+-типа проводимости и слой n-типа проводимости, причем омические контакты к диодом Шоттки созданы ко второму слою n+-типа, а барьеры Шоттки к слою n-типа.
Description
Полезная модель относится к СВЧ монолитным интегральным схемам с pin-диодами и предназначена для использования в качестве защитных схем в устройствах, содержащих малошумящие усилители.
Широко известны монолитные интегральные схемы СВЧ-устройств, содержащие pin-диоды из арсенида галлия [1]. Известна монолитная интегральная схема ограничителя СВЧ мощности TGL2201, разработанная фирмой Tri-Quint Semiconductor [2]. Известный аналог выполнен на полуизолирующей подложке из арсенида галлия и содержит два pin-диода на входе интегральной схемы и два pin-диода на выходе схемы. Входная пара диодов, включена встречно-параллельно между микрополоском и «землей», также как и пара выходных диодов. Входные и выходные пары диодов соединены отрезком микрополосковой линии. В данной схеме pin-диоды выполнены в виде меза-структур на полуизолирующей подложке. Слой n+-типа проводимости в диодах сформирован непосредственно на полуизолирующей подложке, поверх которого создан слой i-типа (либо ν, либо π-типа), на котором выращен слой р+-типа проводимости. К слоям n+- и р+-типов сформированы омические контакты. Недостатком такой конструкции монолитной интегральной схемы является то, что в нее нельзя ввести другие активные элементы, например, диоды с барьером Шоттки для снижения уровня просачивающейся мощности в режиме ограничения сигнала.
Аналогом предлагаемой полезной модели является монолитная интегральная схема ограничителя, рассмотренная в работе [3]. Она выполнена на полуизолирующей подложке из арсенида галлия и содержит группу pin-диодов на входе интегральной схемы и группу pin-диодов на выходе схемы. Входные и выходные диоды соединены отрезком микрополосковой линии. В данной схеме pin-диоды изготовлены в виде меза-структур на полуизолирующей подложке. В p-i-n-диодах слой n+-типа проводимости сформирован непосредственно на полуизолирующей подложке, поверх которого создан слои i-типа (либо ν, либо π-типа), на котором выращен слой р+-типа проводимости. К слоям n+- и р+-типов сформированы омические контакты. Недостаток такой конструкции монолитной интегральной схемы заключается в том, что в нее нельзя ввести другие активные элементы, например, диоды с барьером Шоттки для снижения уровня просачивающейся мощности в режиме ограничения сигнала.
Известно техническое решение [4] (прототип), устраняющее указанный недостаток. Так в Российском патенте 94765 предложена конструкция монолитной интегральной схемы ограничителя СВЧ мощности, в которой наряду с p-i-n-диодами созданы диоды с барьером Шоттки. Известная монолитная интегральная схема ограничителя СВЧ мощности, выполнена на полуизолирующей подложке и содержит группу входных pin-диодов, соединенных с группой диодов Шоттки на выходе схемы, через отрезок микрополосковой линии. Диоды Шоттки выполнены на отдельных мезаструктурах, состоящих из следующей последовательности слоев: слоя р+-типа проводимости, лежащего на полуизолирующей подложке, слоя i-типа проводимости (либо ν либо π-типов), слоя n+-типа, на котором выращен слой n-типа проводимости, причем омический контакт к этим диодом создан к слоям n+-типа, а барьер Шоттки к слоям n-типа, a pin-диоды выполнены на мезаструктурах, состоящих из следующей последовательности слоев: слоя р+-типа проводимости, лежащего на полуизолирующей подложке, слоя i-типа проводимости (либо ν либо π-типов), слоя n+-типа проводимости.
Недостатком данной схемы является выбранная в ней последовательность слоев, при которой слой р+-типа проводимости в p-i-n-диодах должен создаваться непосредственно на полуизолирующей подложке, что затрудняет получение низкого сопротивления отдельных диодов, при включении их в прямом направлении, так как удельное сопротивление слоя р+-типа выше сопротивления слоя n+-типа, и в итоге приводит к ухудшению ограничительной характеристики устройства.
Технический результат, на который направлено заявляемое решение, состоит в устранении указанного недостатка.
Этот результат достигается тем, что в монолитной интегральной схеме, выполненной на полуизолирующей подложке и содержащей группу входных pin-диодов, соединенных через отрезок микрополосковой линии с группой выходных диодов Шоттки, изменена последовательность слоев выращенных на подложке, а также добавлен еще один слой n+-типа проводимости. Выходные диоды Шоттки выполнены на отдельных мезаструктурах, состоящих из следующей последовательности слоев: первого слоя n+-типа проводимости, лежащего на полуизолирующей подложке, слоя i-типа проводимости (либо ν либо π-типов), слоя р+-типа, и двух слоев, выращенных на слое - р+-типа - второго слоя n+-типа проводимости и слоя n-типа проводимости, причем омический контакт к этим диодом создан к второму слою n+-типа, а барьер Шоттки к слою n-типа.
На фиг.1 схематично представлена одна из возможных конструкций предлагаемой схемы. Монолитная интегральная схема выполнена на полуизолирующей подложке 1 и содержит группу входных pin-диодов 2 и 3, соединенных с «землей» и включенных встречно-параллельно. Причем pin-диоды 2 и 3 состоят из следующей последовательности слоев: первого слоя n+-типа проводимости 4, лежащего на полуизолирующей подложке 1, слоя i-типа проводимости (либо ν либо π-типов) 5 и слоя р+-типа 6. Диоды 2 и 3 соединены с группой выходных диодов Шоттки 7 и 8 отрезком микрополосковой линии 9. В отличие от прототипа группа выходных диодов 7 и 8 изготовлена на структурах состоящих из новой последовательности слоев: слоя n+-типа проводимости 4, лежащего на полуизолирующей подложке 1, слоя i-типа проводимости 5 (либо ν либо π-типов), слоя р+-типа 6, на котором выращены новые слои, а именно, слой n+-типа проводимости 10, и слой n-типа проводимости 11, причем омические контакты 12 к этим диодом созданы к слоям n+-типа 10, а барьеры Шоттки 13 к слоям n-типа 11. В интегральной схеме также созданы входной 14 и выходной 15 конденсаторы.
Пример практического исполнения. Монолитная интегральная схема изготавливалась на структуре, выращенной методом молекулярно-лучевой эпитаксии. В качестве подложки 1 использовалась пластина полуизолирующего арсенида галлия. На подложке 1 были выращены слои в следующей последовательности: первый слой n+-типа проводимости 4 толщиной 1 мкм, слой i-типа 5 толщиной 1,5 мкм, слой p+-типа проводимости 6 толщиной 1 мкм, слой n+-типа проводимости 10 толщиной 0,8 мкм и слой n-типа проводимости 11. С использованием стандартных приемов, включающих методы фотолитографии, мезатравления и методы напыления пленок металлов создавались входные pin-диоды 2 и 3 и выходные диоды Шоттки 7 и 8. Входные диоды соединялись между собой проводниками, висящими в воздухе в виде мостиков. Отрезок микрополосковой линии 9 из золота выполнялся непосредственно на полуизолирующей подложке.
В исходном состоянии на вход схемы подавали СВЧ сигнал. При амплитуде входного сигнала меньшей, чем напряжение открытия pin-диодов (1 В) 2, 3 и диодов Шоттки (0,5 В) 7, 8, все диоды оставались запертыми, и входной сигнал поступал на выход практически без потерь. При амплитуде входного сигнала большей, чем напряжение открытия диодов, сигнал поступал на выход с большим ослаблением. Вследствие того, что напряжение открытия диодов Шоттки в два раза меньше, чем у pin-диодов, a pin-диоды имеют меньшие паразитные сопротивления, по сравнению с прототипом, то данная схема характеризуется меньшей мощностью просачивания.
Использование структур с другой последовательностью слоев, чем в прототипе, позволило реализовать монолитную интегральную схему, содержащую одновременно и p-i-n-диоды и диоды Шоттки, и при этом обеспечить минимальные паразитные сопротивления у p-i-n-диодов для улучшения ограничительной характеристики устройства.
Источники информации.
1. J.V.Bellantoni, D.C.Bartele, D.Payne and et. al. Monolithic GaAs p-i-n Diode Switch Circuits for High-Power Millimeter-Wave Applications // IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES, VOL.31. NO. 12. DECEMBER 1989 pp.2162-2165.
2. James M. Carrol. Performance Comparison of Single and Dual Stage MMIC Limiters // 2001 IEEE MTT-S Digest, pp.1341-1344.
3. D.G.Smith, D.D.Heston, J.Heston, B.Heimer, K.Decker. Designing reliable high-power limiter circuits with LIMITER GaAs PIN diodes // 2002 IEEE MTT-S Digest, pp.1245-1247.
4. Г.И.Айзенштат, Е.А.Монастырев, А.Ю.Ющенко // Ограничитель СВЧ мощности. Патент Р.Ф. 94765
Claims (1)
- Ограничитель СВЧ мощности, выполненный в виде монолитной интегральной схемы на полуизолирующей подложке и содержащий на входе группу pin-диодов, соединенных с группой диодов Шоттки на выходе схемы через отрезок микрополосковой линии, отличающийся тем, что выходные диоды выполнены на отдельных мезаструктурах, состоящих из следующей последовательности слоев: первого слоя n+-типа проводимости, лежащего на полуизолирующей подложке, слоя i-типа проводимости (либо ν-, либо π-типов), слоя p+-типа, поверх которого выращены второй слой n+-типа проводимости и слой n-типа проводимости, причем омические контакты к диодом Шоттки созданы ко второму слою n+-типа, а барьеры Шоттки к слою n-типа.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2010143654/28U RU102846U1 (ru) | 2010-10-25 | 2010-10-25 | Ограничитель свч мощности |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2010143654/28U RU102846U1 (ru) | 2010-10-25 | 2010-10-25 | Ограничитель свч мощности |
Publications (1)
Publication Number | Publication Date |
---|---|
RU102846U1 true RU102846U1 (ru) | 2011-03-10 |
Family
ID=46311649
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2010143654/28U RU102846U1 (ru) | 2010-10-25 | 2010-10-25 | Ограничитель свч мощности |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU102846U1 (ru) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2515181C1 (ru) * | 2012-09-17 | 2014-05-10 | Открытое акционерное общество "Научно-исследовательский институт полупроводниковых приборов" (ОАО "НИИПП") | Сверхширокополосный ограничитель свч-мощности |
RU2558649C1 (ru) * | 2014-03-18 | 2015-08-10 | Открытое акционерное общество "Научно-производственное предприятие "Пульсар" | Органичитель мощности свч |
RU2581764C1 (ru) * | 2015-01-12 | 2016-04-20 | Открытое акционерное общество "Научно-исследовательский институт полупроводниковых приборов" (ОАО "НИИПП") | Монолитная интегральная схема защитного устройства |
-
2010
- 2010-10-25 RU RU2010143654/28U patent/RU102846U1/ru not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2515181C1 (ru) * | 2012-09-17 | 2014-05-10 | Открытое акционерное общество "Научно-исследовательский институт полупроводниковых приборов" (ОАО "НИИПП") | Сверхширокополосный ограничитель свч-мощности |
RU2558649C1 (ru) * | 2014-03-18 | 2015-08-10 | Открытое акционерное общество "Научно-производственное предприятие "Пульсар" | Органичитель мощности свч |
RU2581764C1 (ru) * | 2015-01-12 | 2016-04-20 | Открытое акционерное общество "Научно-исследовательский институт полупроводниковых приборов" (ОАО "НИИПП") | Монолитная интегральная схема защитного устройства |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH01192214A (ja) | パルス圧縮装置 | |
US6853264B2 (en) | Input power limiter for a microwave receiver | |
CN104867968A (zh) | 用于太赫兹低频段GaAs基大功率肖特基倍频二极管 | |
Boles et al. | AlGaAs PIN diode multi-octave, mmW switches | |
RU102846U1 (ru) | Ограничитель свч мощности | |
Morkoc et al. | A study of high-speed normally off and normally on Al 0.5 Ga 0.5 As heterojunction gate GaAs FET's (HJFET) | |
RU94765U1 (ru) | Ограничитель свч мощности | |
US9543462B2 (en) | Insulated-gate photoconductive semiconductor switch | |
US10749490B1 (en) | PIN diode bias scheme to improve leakage characteristics and P1dB threshold level of reflective limiter device | |
Bar‐Chaim et al. | High‐speed GaAlAs/GaAs p‐i‐n photodiode on a semi‐insulating GaAs substrate | |
Budnyaev et al. | Microwave limiter design in 180 nm SiGe BiCMOS technology | |
Billström et al. | High performance GaN front-end MMICs | |
WO2013066466A2 (en) | Low voltage high efficiency gallium arsenide power amplifier | |
CN111048583A (zh) | 一种具有多指结构的平面肖特基二极管 | |
RU2581764C1 (ru) | Монолитная интегральная схема защитного устройства | |
Paek et al. | 1-26 GHz high power pin diode switch | |
US10109623B2 (en) | Dual-series varactor EPI | |
RU2515181C1 (ru) | Сверхширокополосный ограничитель свч-мощности | |
Boles | High power mmW switch technologies | |
RU2456705C1 (ru) | Ограничитель свч мощности | |
Kobayashi et al. | GaAs HBT PIN diode attenuators and switches | |
CN101447450B (zh) | 制作单片集成GaAs基MHEMT和PIN二极管的方法 | |
CN101447449B (zh) | 制作单片集成GaAs基PHEMT和PIN二极管的方法 | |
CN102570977A (zh) | 一种右手非线性传输线微波倍频电路及其制作方法 | |
CN220553448U (zh) | 一种高触发电压双极型晶体管 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM9K | Utility model has become invalid (non-payment of fees) |
Effective date: 20191026 |