PT638216E - Arquitectura de interconexao para sinais sdh compreendendo grupos de comutacao por divisao temporal e espacial. - Google Patents

Description

i

% J

DESCRIÇÃO “ARQUITECTURA DE INTERCONEXÃO PARA SINAIS SDH COMPREENDENDO GRUPOS DE COMUTAÇÃO POR DIVISÃO TEMPORAL E ESPACIAL” 0 objectivo da invenção é fornecer um método de acordo com o preâmbulo da reivindicação 1 para a interconexão de sinais SDH. A invenção também se relaciona com uma arquitectura de interconexão para implementar o método. A hierarquia síncrona digital (Syncronous Digital Hierarchy, SDH) compreende uma entidade bastante grande a fim de transmitir sinais de divisão temporal na rede de telecomunicações. A recomendação CCITT G.707 define os sinais do módulo de transporte síncrono do primeiro nível (Syncronous Transport Module, STM-1) para sinais SDH tendo uma taxa de transmissão de 155.520 Mbit/s. Outros níveis definidos são STM-4 (633.080 Mbit/s) e STM-16 (2.488.320 Mbit/s). Níveis mais altos estão em estudo. As recomendações CCITT G.708 especificam a estrutura de quadro STM-N (em que N = 1,4, 16). O quadro STM-1 básico é composto por bytes (8 bits), entre os quais há 2430 incluindo os blocos de controlo; depois um quadro STM-1 transmite 63 contentores de subsistema (por exemplo, TU-1 (Tributary Unit, TU) que pode conter um sinal de 2 Mbit/s de um sistema PCM comum de 30 canais). Õs quadros STM-1 são repetidos 8000 vezes em cada segundo, que é o mesmo que no subsistema; deste modo, cada byte de um quadro forma um canal de 64 kbit/s. Os quadros STM-N são combinados em quadros múltiplos lógicos. Os sinais SDH ou módulos de transporte são formados interlibertando os bytes dos sinais do subsistema. O conceito da interconexão digital foi desenvolvido com a finalidade de assegurar um crescimento flexível das redes de telecomunicações e a fim de assegurar modos de controlo de tráfico mais desenvolvidos. Sistemas de interconexão (SDH)DXC (Interconexão digital, CCITT projectos de recomendações G.sdxc-1 ...-3) estão também em desenvolvimento para a hierarquia síncrona digital. A SDH DXC é definida (abreviada informalmente); ‘Uma interconexão SDH digital é um aparelho de interconexão tendo dois ou mais interfaces a taxas de SDH (G.707) e sendo pelo menos capaz de terminar uma secção de transmissão e de ligar e re-ligar de forma controlável e transparente contentores virtuais (Virtual Containers, VC) entre as portas do interface’.

Uma SDH DXC pode transmitir tráfico entre diferentes níveis de SDH e ligar tráfico entre sinais diferentes. O uso da interconexão também inclui uma possibilidade para controlo remoto de curso, inicialização de rotas de reserva, ligação de um sinal a vários sinais (radiodifusão), e assim por diante. As ligações são de um modo geral ligações nos dois sentidos.

As recomendações CCITT SDH referidas tentam definir a função lógica, isto é, uma estrutura funcional de aparelhos, mas evitam a descrição estrutural detalhada dos aparelhos. A interconexão digital já foi estudada por muito tempo a fim de encontrar uma arquitectura que satisfaça as condições óptimas. Uma estrutura que prontamente satisfaz as condições em relação à capacidade, propriedades de não-bloqueio e implementação, é a estrutura TST (Temporal-Espacial-Temporal, Time-Space-Time) ou a interconexão temporal-espacial-temporal, mostrada esquematicamente na figura 1. À esquerda da figura estão os sinais de entrada II.. .In (aqui sinais STM-1) e à direita estão os sinais de saída 01...On. Os comutadores temporais Til...Tin e Tol...Ton no lado da entrada e no lado da saída respectivamente, alteram as posições do byte (dentro de um quadro) dentro de um sinal. O comutador espacial central S transmite um sinal a partir de um comutador temporal a um sinal dirigido a um outro comutador temporal. Em princípio os comutadores temporais são elementos de memória e o comutador espacial é composto por elementos de comutação. De acordo com anteriores estados da técnica a interconexão é implementada como uma estrutura de módulo. A interconexão TST é também adequada para interconexões muito grandes, embora aí surjam alguns problemas quando o sistema cresce.

De um modo geral os sinais STM-1 são interconectados logicamente com base em bytes através do comutador TST. A comutação baseada em bytes significa que a ligação ϋ (ϊ«.ν.. \JU‘ { propriamente dita é realizada no nível SDH. TU-12, isto é logicamente são.ligadas correntes de 2 Mbit/s. A taxa de ligação lógica por sinal STM-1 é de cerca de 155 Mbit/s tanto no comutador temporal como no comutador espacial. O problema é criado principalmente pelo comutador espacial. Quando a capacidade do comutador espacial é excedida a expansão é quadrática. Quando, por exemplo, o módulo básico 16X16(16X16 STM-1) do comutador espacial de acordo com a figura 2 fica cheio, então o próximo passo é 32 X 32, que é realizado por quatro módulos básicos 16 X 16. Os problemas causados pela expansão quadrática são i.a: a) os conectores: a adição de módulos leva sempre a interfaces de sinais múltiplos, como é mostrado no exemplo da figura 3. O número de pinos do conector aumenta, e já não podem ser encontrados conectores físicos suficientes quando chegamos a comutadores espaciais grandes. Os problemas não são causados apenas pelo número de pinos, mas também pelos cabos, a força física dos cartões impressos, e assim por diante; b) força térmica: a expansão também causa múltiplos circuitos de transmissão de entrada saída na interconexão, pelo que a força de consumo dentro de um módulo aumenta demasiadamente; c) espaço/distância: a expansão quadrática em interconexões grandes causa problemas com relação ao espaço disponível e os dados da taxa de transmissão e sincronização dos sinais quando as distâncias entre os módulos básicos do comutador temporal aumenta consideravelmente. A fim de evitar os problemas acima o Pedido de Patente Japonesa JP-A-2067525 revela um comutador espacial que faz interconexão com um número prédefinido de bits em paralelo usando comprimento de onda multiplex.

Além disto, deve ser observado que mesmo uma preparação para a expansão causa as desvantagens de acordo com os pontos a) e b) acima, por outras palavras, quando fazemos preparações para uma expansão muito grande, então os interfaces requeridos pela expansão reduzem a capacidade máxima do módulo básico, ou a capacidade / i % máxima planeada como tal acelera a expansão quadrática. A Figura 3 ilustra a expansão quadrática numa situação onde o comutador espacial tem que comutar um número quádruplo, ou 64 sinais de entrada para 64 sinais de saída. Nesse caso o número necessário de módulos básicos aumenta para 16. O objectivo da invenção é agora apresentar, para a interconexão de sinais SDH, um método e uma arquitectura para realizar o método, com o qual a necessidade da expansão quadrática pode ser adiada para um ponto muito mais tardio. O objectivo é também reduzir o número de módulos espaciais necessários em interconexões grandes.

Este problema é resolvido pelo método de acordo com a reivindicação 1. A estrutura de interconexão é especificada correspondentemente na reivindicação 10. Outras formas de realização preferidas da invenção são apresentadas nas reivindicações subordinadas.

Deste modo numa estrutura de interconexão TST convencional “pacotes” ou bytes compreendendo 8 bits consecutivos são ligados através da interconexão. Para este byte ou estes 8 bits o comutador espacial faz desta forma apenas uma nova ligação no começo do byte, e o resto do tempo os bits são ligados através do comutador pelo mesmo curso (isto é o que acontece pensando de maneira lógica; na prática os bits do byte podem ser re-arranjados e ligados de alguma forma adequada dentro do comutador espacial). Poderia ser dito que na solução convencional cada byte ‘consome’ a capacidade do interface do módulo espacial, por outras palavras, o número máximo de sinais no módulo depende da capacidade de transmissão (a taxa de bit) e do número de pinos nos conectores. A implementação da invenção é baseada no facto de que o espaço de tempo de um byte é utilizado de forma mais eficiente, ou a unidade lógica (= byte) é dividida em partes mais pequenas, e as partes dos bits do byte são transmitidas de forma paralela através do comutador temporal. Nesse caso, a capacidade do comutador espacial é utilizada de forma mais eficiente. A implementação é também baseada no facto de que então cada bit pode ser comutado através do comutador espacial independentemente dos outros bits no byte. 0 processamento paralelo de bit como tal não é novidade. Por exemplo, escritórios com centrais digitais têm usado comutadores temporais-espaciais-temporais, no quais os bytes são comutados num modo paralelo através do meio de comutação. Isto, no entanto, relaciona-se com o processamento inteiramente paralelo dos bits num canal de espaço temporal de 2Mbit/s, ambos através do comutador temporal e espacial, através do qual todos os bits no espaço de tempo (byte) são processados em paralelo, e o byte é ligado em modo paralelo através da totalidade do comutador TST. O objectivo principal tem sido reduzir a taxa de operação dos comutadores, mas a estrutura lógica de processamento do byte não foi envolvida. (A esse respeito ver por exemplo J-H. Pasanen, R. Màihàniemi: ‘Vãlitystekniikan perusteet’ (Princípios Básicos da Tecnologia de Comutação), p. 180 - 191; União Estudantil na Universidade de Tecnologia, Otaniemi, Finlândia, 1975). Na presente invenção os bytes são em vez disso, tratados de uma forma diferente nos comutadores temporais e nos comutadores espaciais, e ainda os bits do byte podem ser processados no comutador espacial independentemente dos outros bits. A presente invenção relaciona-se ainda com a interconexão de sinais SDH.

De acordo com a invenção, no comutador temporal no lado de entrada da interconexão, cada byte é dividido em partes ou em bits, que são desassemblados numa “forma paralela”, ou as partes são transmitidas a linhas separadas. As linhas destes bytes parciais são ligadas aos comutadores espaciais. Quando a divisão é feita em bits, são então necessários 8 comutadores espaciais para cada módulo básico. Por outro lado, a capacidade do número de linhas de entrada e linhas de saída do módulo aumenta na mesma proporção, ou este será 8 vezes maior. Como exemplo, o comutador espacial 16 X 16 da figura 1 será agora um comutador 128 X 128, o qual anteriormente necessitava de módulos de comutação espacial 64 (ou 8 X 8). Com a ajuda disto podemos usar expansão linear até à capacidade multiplicada por oito, comparada com a situação anterior.

Como uma alternativa para a divisão do byte em bits é concebível dividir o byte depois do comutador temporal em dois meios-bytes, os quais são então comutados através de comutadores espaciais diferentes ao comutador temporal no lado de saída. Assim seriam necessários 32 módulos espaciais para um comutador espacial 128 X 128.

Outra implementação da invenção é combinar os bits de vários sinais STM-1 do mesmo valor para a transmissão entre os comutadores em ‘pacotes’, por exemplo, de modo a que sempre os bits do mesmo valor de quatro sinais STM-1 sejam tomados e multiplexados num ‘pacote’ de modo em série antes da transmissão ao comutador espacial. Depois a multiplexação é feita nos elementos transmissores do comutador temporal, e depois da transmissão uma desmultiplexação correspondente é feita no comutador espacial. Uma operação correspondente é repetida entre o comutador espacial e os comutadores temporais de saída. A multiplexação é aqui uma operação física para a transmissão, pela qual um par de condutores para cada ‘pacote’ transmitido será suficiente entre os módulos de comutação, ou se quatro bits são combinados, então o número correspondente de pinos conectores e circuitos accionadores dos conectores também diminuirão para um quarto. A multiplexação/desmultiplexação aumenta ligeiramente a necessidade de circuitos, mas de modo vantajoso isto poderia ser resolvido através de soluções de integração de circuito. A economia em pinos conectores e circuitos accionadores (espaço; força) é uma realização muito mais importante. O método e a arquitectura de interconexão podem ser usados em todos os níveis de SDH, ou para a interconexão de todos os sinais definidos STM-1...STM-16 e de outros sinais correspondentes. Apesar das figuras em anexo estarem baseadas num módulo de comutação espacial tradicional, que tem 16 interfaces de entrada e 16 interfaces de saída para sinais STM-1, é bastante natural que números de linha de sinal mais pequenos e particularmente maiores possam ser aplicados na área inventiva, de modo que por exemplo, em comutação espacial baseada em bit seja possível usar módulos de comutação espacial tendo mais do que 128 X 128 linhas de interface de sinais.

De acordo com a presente invenção a capacidade dos módulos de comutação espacial na interconexão será usada de forma eficiente e deste modo a quantidade dos módulos usados diminuirá consideravelmente quando se caminha em dírecção a interconexões maiores. Agora é possível adiar a expansão quadrática até um ponto mais tardio.

A invenção é descrita abaixo com a ajuda de exemplos com referência às figuras em anexo. A Figura 1 mostra o princípio da interconexão temporal-espacial-temporal já descrita, pela qual é possível dividir o byte em partes de acordo com a invenção no comutador espacial. A Figura 2 mostra esquematicamente um módulo de comutação espacial de sinais SDH tendo 16 entradas STM-1 e 16 saídas STM-1. A Figura 3 mostra como o módulo de comutação espacial de acordo com a figura 1 é preparado para a expansão do comutador espacial, pelo qual cada sinal de entrada é ramificado a fim de ser ligado a um segundo ou outros módulos de comutação espacial. A Figura 4 mostra um comutador espacial tendo 64 entradas e 64 saídas, através do qual a comutação espacial é realizada por módulos de comutação espacial 16 X 16 de acordo com a figura 1. A Figura 5 mostra uma implementação do comutador espacial quando cada byte a ser ligado de acordo com a invenção é dividido em dois meios-bytes, pela qual o comutador espacial da figura 3 pode ser substituído por 8 módulos de comutação espacial aos quais estão ligados 32 sinais de entrada respectivos. A Figura 6 contém uma implementação com módulos de comutação espacial 16X16 de acordo com a figura 1, onde cada byte a ser ligado de acordo com a invenção é dividido em bits sendo comutado em paralelo através dos módulos do comutador espacial, ao qual é possível ligar 128 sinais de entrada respectivos. A Figura 7 mostra as ligações entre os diferentes elementos numa interconexão temporal-espacial-temporal quando a ligação é realizada de acordo com a invenção. A descrição é baseada no facto de que a SDH digital de interconexão com DXC de acordo com a invenção usa módulos de comutação já existentes de uma maneira mais eficiente a fim de fazer interconexão de sinais STM-1. No nível STM-1 a taxa de transmissão é de 155.520 Mbit/s. Os comutadores temporais Til...Tin de acordo com a figura 1 podem ser incluídos nos subracks do interface para os sinais STM-1. Cada comutador temporal realiza o re-arranjo dos espaços de tempo ou bytes de acordo com a selecção de rota calculada pelo controlo do processador do descodificador antes destes serem transmitidos para o comutador espacial. Os comutadores temporais Tol...Ton também mudam os lugares dos bytes dentro do sinal STM-1 respectivo. Entre os comutadores temporais está o comutador espacial; para o módulo básico de comutação espacial de acordo com a figura 2 é por exemplo possível ligar sinais STM-1 a partir de 16 comutadores temporais, e de acordo com isto as saídas para 16 comutadores temporais.

As mudanças funcionais dos módulos de comutação descritas abaixo podem ser realizadas por ligeiras adições de componentes internos e mudanças de software correspondentes. Não é necessário fazer qualquer mudança substancial nas estruturas básicas ou na construção mecânica da interconexão.

Os bytes do sinal respectivo são divididos em bits nos comutadores temporais Til...Tin no lado de entrada, estando os 8 bits então disponíveis em modo paralelo nas saídas dos comutadores temporais. Quando os sinais STM-1 são fisicamente ligados à interconexão de modo a que cada subrack do interface tenha quatro sinais STM-1, então os sinais obtidos dos comutadores temporais neste subrack podem ser multiplexados através de meio simples. Para a transmissão ao comutador espacial os bits do mesmo valor na ordem cronológica (isto é, os bits com o mesmo número consecutivo) em cada corrente contendo quatro sinais STM-1 são extraídos de acordo com a invenção, e estes quatro bits extraídos são combinados ou multiplexados num sinal de transmissão de modo em série. A multiplexação é realizada dentro dos comutadores temporais no interface do subrack. O sinal de transmissão multiplexado deste modo tem uma taxa de bit de cerca de 80 Mbit/s, ou de cerca de 155 Mbit/s dividida por oito e multiplicada por quatro, e pode ser transmitido sobre uma linha à entrada do comutador espacial. Deste

I

modo, de quatro comutadores temporais no total oito linhas (ou pares) de sinali de transmissão são dirigidas aos comutadores espaciais; pensando de forma convencional deveria haver oito sinais de cada comutador temporal, ou no total 32 sinais de quatro comutadores. Deste modo, com a solução de acordo com a invenção a necessidade de pinos conectores será substancialmente menor.

Os módulos de comutação espacial são arranjados num subrack central de comutação. Cada módulo de comutação espacial recebe os sinais de transmissão que são desmultiplexados em bits paralelos. Na saída do comutador espacial os bits do comutador espacial são desta forma multiplexados num sinal de transmissão a ser transmitido ao comutador temporal no lado da saída. Assim sendo, o comutador espacial requer como componentes adicionais multiplexadores/ desmultiplexadores e sincronização de bit. No comutador espacial os bits são deslocados do sinal de entrada respectivo para o sinal de saída seleccionado, ou é realizada uma comutação espacial.

Os comutadores temporais no lado de saída realizam os mesmas operações complementares como no lado de entrada, ou os sinais de transmissão baseados em bit são desmultiplexados e de novo combinados em bytes, após o que eles são comutados temporalmente e os sinais interconectados desta forma são então emitidos da interconexão como os sinais de saída STM-1. A Figura 6 mostra um módulo básico de comutação espacial de acordo com a invenção tendo oito comutadores espaciais em paralelo. Há na figura 128 sinais bit de entrada e 128 sinais bit de saída, porque em vez de 16 bytes a mesma taxa de comutação espacial pode lidar com 128 bits. Fisicamente, estes sinais lógicos de entrada e de saída aparecem nos interfaces de comutação espacial como apenas 32 pinos devido à multiplexação dos sinais de transmissão. As vias de ligação da interconexão são mostradas na figura 7. A expansão do comutador espacial pode ser examinada de forma mais genérica no caso de unidades grandes. Quando o byte de um sinal STM-1 é dividido em n partes, que são comutadas em paralelo através do comutador espacial, precisamos de módulos de i i

s / comutação espacial s = nx (L/y)2/n2 , em que n é o referido número de partes paralelas do byte, L é o número de entrada de STM-1 para a interconexão/saída de STM-1 da interconexão, e y é o número no nível de STM-1 de linhas de entrada/saída de um módulo de comutação espacial, quando se assume que L = 2m, e que m é maior ou igual a 4. Quando, por exemplo, há L = 128 linhas de entrada, o módulo básico tem y = 16 linhas, e quando o byte é dividido em n = 8 partes, o número de comutadores espaciais é s = 8X ((128/16) /8)2 = 8. Por outro lado, se L = 512, y = 16 e n = 8, então s = 128, em comparação com os 1024 módulos de comutação espacial convencionalmente requeridos.

Acima examinamos em maior detalhe a divisão dos bytes em bits. Altemativamente, o byte podia, por exemplo, ser dividido de acordo com a figura 5 em meios-bytes. Em alguns casos esta solução pode ser vantajosa. O caso da figura 5 mostra também o princípio pelo qual o comutador espacial ‘dividido’ é expandido, isto é, o comutador espacial de cada parte de byte tem uma expansão quadrática.

Na solução baseada em bits da figura 6 a expansão do comutador espacial do tamanho 128 X 128, tendo 8 módulos básicos, para um tamanho de 256 X 256, requer que cada módulo básico seja substituído por 4 módulos básicos, e assim no total 32 módulos básicos. Se usássemos a comutação de bytes convencional e módulos de sinal STM-1 16 X 16, necessitaríamos então de 16 X 16 = 256 destes módulos básicos 16X16.

Os detalhes de construção da interconexão SDH não são explicados em maiores detalhes nesta especificação, uma vez que com relação à descrição acima estes são de menor importância, e uma pessoa especialista na matéria, depois de ler as especificações acima, pode prontamente compreender o quanto a ideia da invenção pode ser posta em prática de forma vantajosa. Tão pouco, os valores numéricos das formas de realização dos exemplos acima limitam o âmbito da invenção, a qual é apresentada nas reivindicações em anexo.

Lisboa,

Claims (7)

REIVINDICA ÇÕES

1. Um método para a interconexão de sinais SDH através de uma interconexão digital provida de sinais temporais e sinais espaciais, através do qual os sinais que entram para a interconexão e saem desta são correntes de dados de modo em série de alta velocidade tendo uma estrutura lógica de quadro compreendendo bytes como unidades lógicas a serem transmitidas e interconectadas, caracterizado pelo facto de que # - à saída do comutador temporal ou do comutador espacial no lado de entrada cada byte é dividido em partes paralelas para a transmissão ao comutador espacial ou ao comutador temporal, - o comutador espacial ou o comutador temporal são fornecidos com tantos módulos de comutação paralelos quantas são as referidas partes do byte, através do qual as referidas partes paralelas do byte são ligadas através dos seus respectivos módulos de comutação, e de - no lado de saída do comutador espacial ou do comutador temporal as partes paralelas de cada byte são de novo combinadas num byte.

2. Método de acordo com a reivindicação 1, caracterizado pelo facto de cada byte ser dividido em dois meios-bytes, que são comutados separadamente através dos respectivos módulos de comutação espacial.

3. Método de acordo com a reivindicação 1, caracterizado pelo facto de cada byte ser dividido em quatro partes, sendo cada parte composta por dois bits.

4. Método de acordo com a reivindicação 1, caracterizado pelo facto de cada byte ser dividido em bits, que são separadamente comutados através do respectivo módulo de comutação espacial ou comutação temporal.

Método de acordo com a reivindicação 4, caracterizado pelo facto de que entre o comutador temporal ou o comutador espacial no lado de entrada e o comutador espacial ou o comutador temporal, e deste modo entre o comutador espacial ou o comutador temporal e o comutador temporal ou o comutador espacial no lado de saída, de entre vários sinais SDH seleccionados antes da transmissão entre os respectivos bits dos comutadores com o mesmo número consecutivo são multiplexados no comutador de transmissão sob a forma de um sinal de transmissão de modo em série, que é desmultiplexado no comutador de recepção. Método de acordo com a reivindicação 5, caracterizado pelo facto de quatro bits ou mais, por exemplo, 16 bits, serem combinados para formar o sinal de transmissão. Método de acordo com qualquer uma das reivindicações anteriores, caracterizado pelo facto de os sinais a serem interconectados serem sinais STM-1 e/ ou STM-4 e/ ou STM-16. Um método SDH de interconexão de acordo com qualquer uma das reivindicações anteriores, caracterizado pelo facto da interconexão ser realizada como uma interconexão nos dois sentidos.

Método de acordo com qualquer uma das reivindicações anteriores, caracterizado pelo facto da interconexão ser uma interconexão temporal-espacial-temporal . Uma arquitectura de interconexão digital para a interconexão de sinais SDH, compreendendo a interconexão comutadores temporais e comutadores espaciais ligados em sucessão, através da qual os sinais de entrada e de saída da interconexão são correntes de dados de modo em série de alta velocidade, caracterizada pelo facto de os comutadores temporais ou os comutadores espaciais no lado de saída serem arranjados para dividir cada byte em partes paralelas antes de estes serem transmitidos para os comutadores espaciais ou para os comutadores temporais, os comutadores temporais ou os comutadores espaciais conterem tantos módulos de comutação paralelos quantas são as referidas partes de bytes, através dos quais as partes paralelas do byte são arranjadas para serem ligadas através dos seus respectivos módulos de comutação, e de o lado de saída do comutador espacial ou do comutador temporal ser arranjado para combinar as partes paralelas do respectivo byte de novo sob a forma de um byte.

11. Arquitectura de interconexão de acordo com a reivindicação 10, caracterizada pelo facto de a interconexão ser uma interconexão temporal-espacial-temporal.

Lisboa,

·. .7 V