PT2089230E

PT2089230E - Dispositivo de ejecção de fluidos com circuitos de bloqueamento de sinal de dados

Info

Publication number: PT2089230E
Application number: PT68502103T
Authority: PT
Inventors: Trudy Benjamin; James P Axtell
Original assignee: Hewlett Packard Development Co
Priority date: 2006-11-30
Filing date: 2006-11-30
Publication date: 2012-12-11
Also published as: CN101600574A; JP5586957B2; AU2006351225B2; PL2089230T3; KR20090087065A; AU2006351225A1; EP2089230A2; KR101274187B1; JP2010511530A; EP2089230B1; DK2089230T3; CN101600574B; BRPI0622069B1; WO2008066551A2; WO2008066551A3; CA2671448A1; ES2394495T3; CA2671448C; HK1136248A1; BRPI0622069A2

Description

DESCRIÇÃO

DISPOSITIVO DE EJECÇÃO DE FLUIDO COM CIRCUITOS DE BLOQUEAMENO

DE SINAL DE DADOS

ANTECEDENTES

Um sistema de impressão a jacto de tinta, como uma forma de realização de um sistema de ejecção de fluido, pode incluir uma cabeça de impressão, um fornecimento de tinta que fornece tinta liquida à cabeça de impressão e um controlador electrónico que controla a cabeça de impressão. A cabeça de impressão, como forma de realização de um dispositivo de ejecção de fluido, ejecta qotas de tinta por meio de uma pluralidade orifícios ou bocais. A tinta é projectada para um meio de impressão, tal como uma folha de papel, para imprimir uma imaqem sobre o meio de impressão. Os bocais encontram-se tipicamente dispostos num ou mais matrizes, de modo que tais sequências adequadas de ejecção de tinta a partir dos bocais criem caracteres ou imagens a serem impressas no meio de impressão, à medida que a cabeça de impressão e o meio de impressão são movidos em relação uma à outra.

Num sistema de impressão a jacto de tinta térmica típica, a cabeça de impressão ejecta gotas de tinta através de bocais, aquecendo rapidamente pequenos volumes de tinta localizados nas câmaras de vaporização. A tinta é aquecida com pequenos aquecedores eléctricos, tal como resistências peliculares aqui referidas como resistências de disparo. Aquecer a tinta faz com que a tinta se evapore e seja ejectada através dos bocais.

Para ejectar uma gota de tinta, o controlador electrónico que controla a cabeça de impressão activa uma corrente eléctrica 1 a partir de uma fonte de alimentação externa para a cabeça de impressão. A corrente eléctrica é passada através de um resistência de disparo seleccionada para aquecer a tinta numa câmara de vaporização seleccionada correspondente e ejectar a tinta através de um bocal correspondente. Geradores de gotas conhecidos incluem uma resistência de disparo, uma câmara de vaporização correspondente, e um bocal correspondente.

Tal como as cabeças de impressão a jacto de tinta têm evoluído, o número de geradores de gotas numa cabeça de impressão aumentaram para melhorar a velocidade impressão e/ou qualidade. 0 aumento no número de geradores de gotas por cabeça de impressão resultou num correspondente aumento do número de blocos de entrada necessários sobre uma matriz da cabeça de impressão para energizar o aumento do número de resistências de disparo. Num tipo de cabeça de impressão, cada resistência de disparo é acoplada a um bloco de entrada correspondente para fornecer energia para energizar a resistência de disparo. Um bloco de entrada por resistência de disparo torna-se impraticável à medida que o número de resistências de disparo aumenta. 0 número de geradores de gotas por bloco de entrada é significativamente aumentado noutro tipo de cabeça de impressão possuindo primitivas. Um cabo de alimentação único fornece energia a todas as resistências de disparo numa primitiva. Cada resistência de disparo é acoplada em série com o cabo de alimentação e o circuito de fonte-dreno de um transístor de efeito de campo correspondente (FET). A porta de cada FET numa primitiva é acoplada a um cabo de ligação, a ser energizado em separado, que é partilhado por múltiplas primitivas. 2

Os fabricantes continuam a aumentar o número de geradores de gotas por bloco de entrada através da redução do número de blocos de entrada e/ou aumentando o número de geradores de gotas numa matriz de cabeça de impressão. Uma cabeça de impressão com poucos blocos de entrada tipicamente custa menos do que uma cabeça de impressão com mais blocos de entrada. Além disso, uma cabeça de impressão com mais geradores de gotas normalmente imprime com maior qualidade e/ou velocidade impressão.

Por estas e outras razões, existe uma necessidade para a presente invenção.

Sumário

Um aspecto da presente invenção proporciona um dispositivo de ejecção de fluido, tal como definido na reivindicação 1 e um método de utilizá-lo como na reivindicação 7. Outras formas de realização estão definidas nas reivindicações dependentes.

Breve Descrição dos Desenhos

Formas de realização da invenção são melhor compreendidas com referência aos desenhos que se seguem. Os elementos dos desenhos não estão necessariamente à escala em relação uns aos outros. Números de referência iguais designam partes semelhantes correspondentes. A Figura 1 ilustra um sistema de impressão a jacto de tinta. A Figura 2 é um diagrama que ilustra uma porção de uma matriz de cabeça de impressão. 3 A Figura 3 é um diagrama que ilustra uma disposição de geradores de gotas localizados ao longo de uma ranhura de alimentação de tinta na matriz da cabeça de impressão. A Figura 4 é um diagrama que ilustra um exemplo de uma célula de disparo empregue numa forma de realização de uma matriz de cabeça de impressão, útil para a compreensão da invenção. A Figura 5 é um diagrama esquemático que ilustra um exemplo de uma matriz de células de disparo de cabeça de impressão de jacto de tinta útil para compreender a invenção. A Figura 6 é um diagrama esquemático que ilustra um exemplo de uma célula de disparo pré-carregada, útil para compreender a invenção. A Figura 7 é um diagrama esquemático que ilustra um exemplo de uma matriz de células de disparo de cabeça de impressão de jacto de tinta útil para compreender a invenção A Figura 8 é um diagrama de sincronização que ilustra o funcionamento de um exemplo de uma matriz de células de disparo útil para compreender a invenção A Figura 9 é um diagrama esquemático que ilustra uma forma de realização de uma célula de disparo pré-carregada configurada para bloquear dados, de acordo com a presente invenção. A Figura 10 é um diagrama esquemático que ilustra uma forma de realização de um circuito de células de disparo de dupla taxa de dados, de acordo com a presente invenção. A Figura 11 é um diagrama de sincronização ilustrando a operação de uma forma de realização de um circuito de 4 células de disparo de dupla taxa de dados, de acordo com a presente invenção. A Figura 12 é um diagrama esquemático que ilustra uma forma de realização de uma célula de disparo pré-carregada, de acordo com a presente invenção. A Figura 13 é um diagrama de sincronização que ilustra a operação de uma forma de realização de um circuito de células de disparo de dupla taxa de dados usando uma célula de disparo pré-carregada da Figura 12. A Figura 14 é um diagrama esquemático que ilustra uma forma de realização de uma célula de disparo pré-carregada de um transístor de duas etapas, de acordo com a presente invenção. A Figura 15 é um diagrama de sincronização que ilustra o funcionamento de uma forma de realização de um circuito de células de disparo de dupla taxa de dados usando a célula de disparo pré-carregada da Figura 12 e a célula de disparo pré-carregada de transístor de duas etapas da Figura 14.

Descrição Detalhada

Na descrição detalhada que se segue, é feita referência aos desenhos anexos, que formam uma parte da mesma, e na qual é mostrada, a título de ilustração, formas de realização específicas nas quais a invenção pode ser praticada. A este respeito, a terminologia direccional, como "superior", "inferior", "frente", "posterior", "dianteiro", "traseiro", etc, é usada com referência à orientação da(s) Figura(s) que está(ão) sendo descrito(as). Porque os componentes das formas de realização da presente invenção podem ser posicionados num número de diferentes orientações, a terminologia direccional é utilizada para fins de ilustração e é de modo algum 5 limitativa. A descrição detalhada que se segue, não é, portanto, para ser tomada num sentido limitativo, e o âmbito da presente invenção é definido pelas reivindicações em anexo. A Figura 1 ilustra uma forma de realização de um sistema de impressão a jacto de tinta 20. Sistema de impressão de jacto de tinta 20 constitui uma forma de realização de um sistema de ejecção de fluido, que inclui um dispositivo de ejecção de fluido, tal como conjunto de cabeça de impressão a jacto de tinta 22, e um conjunto de fornecimento de fluido, como por exemplo um conjunto de fornecimento de tinta 24. O sistema de impressão a jacto de tinta 20 inclui ainda um conjunto de montagem 26, um conjunto de transporte de meio 28, e um controlador electrónico 30. Pelo menos, uma fonte de energia 32 fornece energia para diversos componentes eléctricos do sistema de impressão a jacto de tinta 20.

Numa forma de realização, o conjunto de cabeça de impressão a jacto de tinta 22 inclui pelo menos uma cabeça de impressão ou matriz de cabeça de impressão 40, que ejecta gotas de tinta através de uma pluralidade orifícios ou bocais 34 para um meio de impressão 36 de modo a imprimir no meio de impressão 36. A cabeça de impressão 40 é uma forma de realização de um dispositivo de ejecção de fluido. Meio de impressão 36 pode ser qualquer tipo de material em folha adequado, tal como papel, cartão, transparências, Mylar, tecido, e semelhantes. Tipicamente, os bocais 34 são dispostos numa ou mais colunas ou matrizes de tal modo que a ejecção adequadamente sequenciada de tinta a partir dos bocais 34 faz com que caracteres, símbolos, e/ou outros gráficos ou imagens sejam impressos em meio de impressão 36 conforme o conjunto de cabeça de impressão a jacto de tinta 6 22 e meio de impressão 36 se movem entre si. Embora a seguinte descrição se refira ao conjunto de ejecção de tinta 22, compreende-se que outros líquidos, fluidos ou materiais fluidos, incluindo líquido claro, podem ser ejectados a partir do conjunto da cabeça de impressão 22.

Conjunto de fornecimento de tinta 24, como um exemplo de forma de realização de um conjunto de fornecimento de fluido fornece tinta ao conjunto de cabeça de impressão 22 e inclui um reservatório 38 para armazenamento de tinta. Como tal, a tinta flui do reservatório 38 para o conjunto de cabeça de impressão a jacto de tinta 22. 0 conjunto de fornecimento de tinta 24 e conjunto de cabeça de impressão a jacto de tinta 22 podem formar quer um sistema de distribuição de tinta de uma via ou um sistema de fornecimento de tinta por recirculação. Num sistema de fornecimento de tinta de uma via, substancialmente toda a tinta fornecida ao conjunto de cabeça de impressão a jacto de tinta 22 é consumida durante a impressão. Num sistema de fornecimento de tinta em recirculação apenas uma porção da tinta fornecida ao conjunto da cabeça de impressão 22 é consumida durante a impressão. Como tal a tinta não consumida durante a impressão retorna para o conjunto de fornecimento de tinta 24.

Numa forma de realização, o conjunto de cabeça de impressão a jacto de tinta 22 e conjunto de fornecimento de tinta 24 estão alojados num conjunto num cartucho ou caneta de jacto de tinta. 0 cartucho de jacto de tinta ou a caneta é uma forma de realização de um dispositivo de ejecção de fluido. Noutra forma de realização, o conjunto de fornecimento de tinta 24 é separado do conjunto de cabeça de impressão a jacto de tinta 22 e fornece tinta ao conjunto de cabeça de impressão para jacto de tinta 22 através de uma ligação de 7 interface, tal como um tubo de alimentação (não mostrado). Em ambas as formas de realização, o reservatório 38 do conjunto de fornecimento de tinta 24 pode ser removido, substituído e/ou recarregado. Numa forma de realização, em que o conjunto de cabeça de impressão a jacto de tinta 22 e conjunto de fornecimento de tinta 24 estão alojados juntos num cartucho de jacto de tinta, o reservatório 38 inclui um reservatório local localizado dentro do cartucho podendo também incluir um reservatório maior localizado em separado do cartucho. Como tal, o reservatório separado, mais largo, pode servir para encher o reservatório local. Por conseguinte, o reservatório, separado maior e/ou o reservatório local podem ser removidos, substituídos e/ou recarregados.

Conjunto de montagem 26 posiciona-se no conjunto de cabeça de impressão a jacto de tinta 22 em relação ao conjunto de transporte de meios 28 e conjunto de transporte de meio 28 posiciona-se em relação ao meio de impressão 36 em relação ao conjunto de cabeça de impressão a jacto de tinta 22. Assim, uma zona de impressão 37 é, definida adjacente em relação aos bocais 34 na área entre o conjunto de cabeça de impressão a jacto de tinta 22 e meio de impressão 36. Numa forma de realização , o conjunto de cabeça de impressão a jacto de tinta 22 é um conjunto de cabeça de impressão do tipo de varredura. Como tal, o conjunto de fixação 26 inclui um carro (não mostrado) para deslocar o conjunto de cabeça de impressão a jacto de tinta 22 em relação ao conjunto de meios de transporte 28 para o meio de impressão por varredura 36. Noutra forma de realização, o conjunto de cabeça de impressão a jacto de tinta 22 é um conjunto de cabeça de impressão do tipo de não-varredura. Como tal, o conjunto 26 fixa o conjunto de cabeça de impressão a jacto de tinta 22 numa posição predeterminada em relação ao conjunto de transporte do meio 28. Assim, o conjunto de transporte de meio 28 posiciona o meio de impressão 36 em relação ao conjunto de cabeça de impressão a jacto de tinta 22.

Controlador electrónico ou controlador de impressora 30 tipicamente inclui um processador, firmware, e outros dispositivos electrónicos, ou qualquer combinação dos mesmos, para a comunicação com e controlo do conjunto da cabeça de impressão 22, conjunto de montagem 26 e conjunto de transporte de meio 28. O controlador electrónico 30 recebe dados 39 a partir de um sistema hospedeiro, tal como um computador, e inclui, geralmente, memória para armazenar temporariamente os dados 39. Normalmente, os dados 39 são enviados para o sistema de impressão a jacto de tinta 20 por um meio electrónico, infravermelho, óptico ou qualquer outro meio de transferência de informação. Dados 39 representa, por exemplo, um documento e/ou ficheiro a ser impresso. Como tal, os dados 39 formam um trabalho de impressão para o sistema de impressão de jacto de tinta 20 e inclui um ou mais comandos de trabalho de impressão e/ou parâmetros de comando.

Numa forma de realização o controlador electrónico 30 controla o conjunto de cabeça de impressão a jacto de tinta 22 para ejecção de gotas de tinta dos bocais 34. Como tal o controlador electrónico 30 define um padrão de gotas de tinta ejectadas de modo a formar caracteres, símbolos e/ou outros gráficos ou imagens em meio de impressão 36. O padrão de gotas de tinta ejectadas é determinado pelos comandos do trabalho de impressão e/ou parâmetros de comando.

Numa forma de realização, o conjunto de cabeça de impressão a jacto de tinta 22 inclui uma cabeça de impressão 40. Noutra 9 forma de realização o conjunto de cabeça de impressão a jacto de tinta 22 é uma matriz larga ou conjunto de cabeça de impressão multi-cabeças. Numa forma de realização de matriz larga, o conjunto de cabeça de impressão a jacto de tinta 22 inclui um transportador, que transporta matrizes de cabeça de impressora 40, o que permite uma comunicação eléctrica entre as matrizes de cabeça de impressão 40 e o controlador electrónico 30, fornecendo comunicação fluida entre a matriz de cabeça de impressora 40 e o conjunto de fornecimento de tinta 24. A figura 2 é um diagrama que ilustra uma porção de uma forma de realização de uma matriz) de cabeça de impressão 40 . A matriz da cabeça de impressão 40 inclui uma matriz de elementos de ejecção de fluido ou de impressão 42. Os elementos de impressão 42 sao formados por um substrato 44, que tem uma ranhura de alimentação de tinta 46 formada na mesma. Como tal, a ranhura de alimentação de tinta 46 proporciona um fornecimento de tinta liquida aos elementos de impressão 42. A ranhura de alimentação de tinta 46 é uma forma de realização de uma fonte de fornecimento de fluido. Outras formas de realização de fontes de fornecimento de fluido incluem, mas não estão limitadas aos orifícios de fornecimento de tinta individuais correspondentes que alimentam as câmaras de vaporização correspondentes e trincheiras múltiplas de fornecimento de tinta que cada qual fornece grupos correspondentes de elementos de ejecção de fluidos. Uma estrutura de película fina 48 tem um canal de fornecimento 54 formado no seu interior que comunica com a ranhura de fornecimento de tinta 46 formada no substrato 44. Uma camada de orifício 50 tem uma face frontal 50a e um bocal de abertura 34 formado na face frontal 50a. A camada de orifícios 50 tem também uma câmara de bocais ou câmara de 10 vaporização 56 formada na mesma, a qual comunica com a abertura do bocal 34 e com o canal de alimentação de tinta 54 da estrutura de película fina 48. Uma resistência de disparo 52 é posicionada dentro da câmara de vaporização 56 e terminais 58 acoplam electricamente à resistência de disparo 52 com circuitos que controlam a aplicação de corrente eléctrica através das resistências de disparo seleccionadas. Um gerador de gota 60 como aqui referido inclui a resistência de disparo 52, câmara de bocais ou câmaras de vaporização 56 e abertura de bocal 34.

Durante a impressão, a tinta flui da ranhura de fornecimento de tinta 46 para a câmara de vaporização 56 através do canal de alimentação de tinta 54. A abertura do bocal 34 está funcionalmente associada à resistência de disparo 52 de modo que as gotas de tinta que se encontram dentro da câmara de vaporização 56 sejam ejectadas através da abertura do bocal 34 (por exemplo, substancialmente normais em relação ao plano da resistência de disparo 52) e para o meio de impressão 36 para energização da resistência de disparo 52.

Exemplos de forma de realização de matrizes de cabeça de impressora 40 incluem uma cabeça de impressão térmica, uma cabeça de impressão piezoelétrica, uma cabeça de impressora eletroestática, ou qualquer outro tipo de dispositivo de ejecção de fluido conhecido na técnica que possa ser integrado numa estrutura multi-camada. O substrato 44 é formado, por exemplo, por silício, vidro, cerâmica, ou um polímero estável e estrutura de película fina 48 é formada de modo a incluir uma ou mais camadas de passivação de isolamento de dióxido de silício, carboneto de silício, nitreto de silício, tântalo, vidro de polissilício, ou outro material adequado. A estrutura de película fina 48, também, 11 inclui pelo menos uma camada condutora, que define a resistência de disparo 52 e os terminais 58. A camada condutora é feita, por exemplo, para incluir alumínio, ouro, tântalo, tântalo de alumínio, ou outro metal ou liga de metais. Numa forma de realização, os circuitos de célula de disparo, tal como descrito em pormenor abaixo, é implementada no substrato e as camadas de película fina, tais como o substrato 44, e estrutura de película fina 48.

Numa forma de realização, a camada de orifício 50 compreende uma resina epóxida de foto-formação de imagem, por exemplo, um epóxi referido como SU8, comercializado pela Micro-Chem, Newton, MA. Exemplos de técnicas para o fabrico de camada de orifícios 50 com SU8 ou outros polímeros são descritos em detalhe na Patente dos EUA No. 6.162.589, que é aqui incorporada por referência. Numa forma de realização, a camada de orifício 50 é formada por duas camadas separadas referidas como uma camada de barreira (por exemplo, uma capa de barreira de foto resistência de película de secagem) e uma camada de orifício de metal (por exemplo, de níquel, de cobre, ligas de ferro/níquel, paládio, ouro, ou camada de ródio) formadas sobre a camada de barreira. Outros materiais apropriados, no entanto, podem ser empregues para formar a camada dos orifícios 50. A figura 3 é um diagrama que ilustra geradores de gotas 60 localizados ao longo da ranhura de alimentação de tinta 46 na forma de realização da matriz da cabeça de impressão 40. A ranhura de alimentação de tinta 46 inclui lados de ranhura de alimentação de tinta opostos 46a e 46b. Os geradores de gotas 60 são dispostos ao longo de cada um dos lados de ranhuras de alimentação de tinta opostos 46a e 46b. Um total de n de geradores de gotas 60 encontra-se localizado ao longo da 12 ranhura de alimentação de tintas 46, com m de geradores de gota 60 localizados ao longo da ranhura de alimentação de tinta 46a, e n - m geradores de gotas 60 localizados ao longo do lado da ranhura de alimentação de tinta 46b. Numa forma de realização, n é igual a 200 geradores de gotas 60 localizados ao longo de ranhura de alimentação de tinta 46 e m é igual a 100 geradores de gotas 60 localizados ao longo dos lados de ranhura de alimentação de alimentação de tinta opostos 46a e 46b. Noutras formas de realização, quaisquer quantidades de geradores de gotas adequadas 60 podem ser dispostos ao longo da ranhura de alimentação de tinta 46. A ranhura de alimentação de tinta 46 fornece tinta para cada um dos n geradores de gotas 60 dispostos ao longo da ranhura de alimentação de tinta 46. Cada um dos n geradores de gotas 60 inclui uma resistência de disparo 52, uma câmara de vaporização 56 e um bocal 34. Cada uma das n câmaras de vaporização 56 é acoplada de modo fluido à ranhura de alimentação de tinta 46 através de pelo menos um canal de alimentação de tinta 54. As resistências de disparo 52, geradores de gotas 60 são energizadas por uma sequência controlada para ejectar fluido das câmaras de vaporização 56 e através dos bocais 34 para imprimir uma imagem num meio de impressão 36. A Figura 4 é um diagrama que ilustra um exemplo não reivindicado de uma célula de disparo 70 utilizada numa forma de realização de uma matriz da cabeça de impressão 40. A célula de disparo 70 inclui uma resistência de disparo 52, um comutador controlador de resistência 72, e um circuito de memória 74. A resistência de disparo 52 faz parte de um gerador de gotas 60. O comutador controlador 72 e um circuito de memória 74 são parte dos circuitos que controlam 13 a aplicação de corrente eléctrica através da resistência de disparo. A célula de disparo 70 é formada por estrutura de pelicula fina 48 e por substrato 44.

Numa forma de realização, a resistência de disparo 52 é uma resistência de pelicula fina e o comutador controlador 72 é um transístor de efeito de campo (FET). A resistência de disparo 52 está acoplada electricamente a uma linha de disparo 76 e o circuito de fonte-dreno do comutador controlador 72. 0 circuito de fonte-dreno do comutador controlador 72 está também electricamente acoplado a uma linha de referência 78, que é acoplada a uma voltagem de referência, tais como a terra. A porta do comutador controlador 72 está acoplada electricamente ao circuito de memória 74, que controla o estado do comutador controlador 72 .

Circuito de memória 74 está acoplado electricamente a uma linha de dados 80 que habilita linhas 82. Linha de dados 80 recebe sinal de dados, que representa parte de uma imagem e permite que as linhas de activação 82 recebam sinais de activação para controlar o funcionamento do circuito de memória 74. Circuito de memória 74 armazena um bit de dados tal como ele é activado pelos sinais de activação. O nivel de lógica dos bits de dados armazenados define o estado (por exemplo, ligado ou desligado, condutor ou não condutor) do comutador controlador 72. Os sinais de activação podem incluir um ou mais sinais de selecção e um ou mais sinais de endereço.

Linha de disparo 76 recebe um sinal de energia que compreende impulsos de energia e fornece um impulso de energia à resistência de disparo 52. Numa forma de realização, os 14 impulsos de energia são fornecidos pelo controlador electrónico 30 para ter tempos de inicio sincronizados e duração sincronizada, resultando em tempos de terminação sincronizados, para fornecer uma quantidade adequada de energia para aquecer e vaporizar liquidos na vaporização da câmara 56 de um gerador de gotas 60. Se o comutador controlador 72 está ligado (condutor), o impulso de energia aquece a resistência de disparo 52 para aquecer e ejectar o fluido a partir do gerador de gotas 60. Se o comutador controlador 72 está desligado (não-condutor), o impulso de energia não aquece a resistência de disparo 52 e o fluido permanece no gerador de gotas 60. A figura 5 é um diagrama esquemático que ilustra um exemplo não reivindicado de uma matriz de células de disparo da cabeça de impressão de jacto de tinta 100. A matriz de células de disparo 100 inclui, uma pluralidade células de disparo 70, dispostas em n grupos de disparo 102a-102n. Numa forma de realização, as células de disparo 70 estão dispostos em seis grupos de disparo 102a-102n. Noutras formas de realização, as células de disparo 70 podem ser dispostas em qualquer número apropriado de grupos de disparo 102a-102n, tais como quatro ou mais grupos de disparo 102a-102n.

As células de disparo 70 na matriz 100 são esquematicamente dispostas em linhas em L e em colunas m. As linhas L de células de disparo 70 estão electricamente acopladas a linhas de activação 104 que recebem sinais de activação. Cada linha de células de disparo 70, aqui referidas como um subgrupo de linha ou subgrupo de células de disparo 70, está acoplado electricamente a um conjunto de linhas de activação de subgrupo 106a-106L. As linhas de activação de subgrupo 106-106L recebem sinais de habilitação de subgrupo SG1, 15 SG2,... SGl que activam o subgrupo correspondente de células de disparo 70.

As colunas m são electricamente acopladas a linhas de dados m 108a-108M que recebem sinais de dados Dl, D2 ... Dm, respectivamente. Cada uma das colunas m inclui células de disparo 70 em cada um dos grupos de disparo n 102a-102n e de cada coluna de células de disparo 70, que se refere no presente documento como um grupo de linhas de dados ou um grupo de dados, encontra-se electricamente acoplado a uma das linhas de dados 108a-108m. Por outras palavras, cada uma das linhas de dados 108a-108m encontra-se electricamente acoplada a cada uma das células de disparo 70 numa coluna, incluindo células de disparo 70 em cada um dos grupos de disparo 102a-102n. Por exemplo, a linha de dados 108a é acoplada electricamente a cada uma das células de disparo 70 na coluna mais à esquerda, incluindo células de disparo 70 em cada um dos grupos de disparo 102a-102n. A linha de dados 108b está acoplado electricamente a cada uma das células de disparo 70 na coluna adjacente e assim sucessivamente, ao longo de, e incluindo linha de dados 108m que está electricamente acoplados a cada uma das células de disparo 70 na coluna mais à direita, incluindo células de disparo 70 em cada um dos seus grupos de disparo 102a-102n.

Numa forma de realização, a matriz 100 é disposta em seis grupos de disparo 102a-102n e de cada um dos seis grupos de disparo 102a-102n inclui 13 subgrupos e oito grupos de linha de dados. Noutras formas de realização, a matriz 100 pode ser disposta em qualquer número adequado de grupos de disparo 102a-102n e em qualquer número adequado de subgrupos e grupos de linha de dados. Em qualquer forma e realização, os grupos de disparo 102a-102n não estão limitadas a ter o mesmo número 16 de subgrupos e grupos de linha de dados. Ao invés disso, cada um, dos grupos de disparo 102a-102n pode ter um número diferente de subgrupos e/ou grupos de linhas de dados em comparação com qualquer outro grupo de disparo 102a-102n. Além disso, cada um dos subgrupos pode ter um número diferente de células de disparo 70 em comparação com qualquer outro subgrupo, e cada grupo de linhas de dados pode ter um número diferente de células de disparo 70 em relação a qualquer outro grupo de linha de dados.

As células de disparo 70 em cada um dos grupos de disparo 102a-102n são electricamente acopladas a uma das linhas de disparo HOa-llOn. No grupo de disparo 102a, cada uma das células de disparo 70 está acoplada electricamente à linha de disparo 110a que recebe o sinal de disparo ou sinal de energia FIRE1. No grupo de disparo 102b, cada uma das células de disparo 70 está acoplada electricamente à linha de disparo 110b que recebe o sinal de disparo ou sinal de energia FIRE2 e assim por diante, até e incluindo o grupo de disparo 102N em que cada uma das células de disparo 70 é acoplada electricamente à linha de disparo 110η linha que recebe o sinal de disparo ou sinal de energia FIREn. Além disso, cada uma das células de disparo 70 em cada um dos grupos de disparo 102a-102n é acoplada electricamente a uma linha de referência comum 112, que está ligada à terra.

Em funcionamento, os sinais de activação de subgrupo SG1, SG2,... SGl são fornecidos nas linhas de activação de subgrupo 106a-106L para activar um subgrupo de células de disparo 70. As células de disparo activadas 70 armazenam sinais de dados Dl, D2.. . Dm fornecidos em linhas de dados 108-108m. Os sinais de dados Dl, D2... Dm são armazenadas em circuitos de memória 74 de células de disparo activadas 17 70. Cada um dos sinais de dados armazenados Dl, D2, . . . Dm define o comutador controlador 72 numa das células de disparo habilitadas 70. O comutador controlador 72 é definido para conduzir ou não conduzir com base no valor do sinal de dados armazenados.

Depois de os estados dos comutadores controladores 72 seleccionados estarem definidos, um sinal de energia FIRE1-FIREn é fornecido na linha de disparo HOa-llOn correspondente ao grupo de disparo 102a-102n, que inclui o sub-grupo seleccionado de células de disparo 70. O sinal de energia FIREl-FIREn inclui um impulso de energia. O impulso de energia é, fornecido na linha de disparo seleccionada HOa-llOn para energizar as resistências de disparo 52 nas células de disparo 70 que têm comutadores controladores 72. As resistências de disparo energizadas 52 aquecem e ejectam tinta sobre o meio de impressão 36 para imprimir uma imagem representada pelos sinais de dados Dl, D2,... Dm. O processo de permitir que um subgrupo de células de disparo 70, armazene sinais de dados Dl, D2,... Dm no subgrupo activado e proporcionando uma o sinal de energia FIREl-FIREn para energizar as resistências de disparo 52 no subgrupo activado continua até a impressão parar.

Numa forma de realização, à medida que um sinal de energia FIRE1 FIREn é fornecido para um grupo de disparo seleccionado 102a-102n os sinais de activação dos subgrupos SG1, SG2, . . . SGl mudam para seleccionar e activar outro subgrupo num grupo de disparo diferente 102a-102n. O sub-grupo recentemente activado armazena sinais Dl, D2... Dm em que são fornecidas as linhas de dados 108a-108m e um sinal de energia FIREl-FIREn é fornecido numa das linhas de disparo HOa-llOn para energizar as resistências de disparo 52 nas células de 18 disparo recentemente activadas 70. A qualquer momento, apenas um subgrupo de células de disparo 70 é activada por sinais de activação de subgrupo SG1, SG2,... SGL para armazenar sinais de dados, Dl, D2. . . Dm em que são fornecidos nas linhas de dados 108a-108m. Neste aspecto, os sinais de dados Dl, D2, . . . Dm em linhas de dados 108a-108m são sinais de dados multiplexados com divisão de tempo. Além disso, apenas um subgrupo num grupo de disparo seleccionado 102a-102n inclui comutadores controladores 72 que estão definidos para conduzir enquanto um sinal de energia FIREl-FIREn é fornecido ao grupo de disparo seleccionado 102-102N. No entanto, os sinais de energia FIREl-FIREn fornecidos a diferentes grupos de disparo 102a-102n podem e sobrepõem-se. A figura 6 é um diagrama esquemático que ilustra um exemplo não reivindicado de uma célula de disparo pré-carregada 120. A célula de disparo pré-carregada 120 inclui um comutador controlador 172 electricamente acoplado a uma resistência de disparo 52. Numa forma de realização, o comutador controlador 172 é um FET, incluindo um circuito de fonte-dreno electricamente acoplado numa extremidade a um terminal da resistência de disparo 52 e noutra extremidade a uma linha de referência 122. A linha de referência 122 é ligada a uma voltagem de referência, tal como o solo. O outro terminal de resistência de disparo 52 é acoplado electricamente a uma linha de disparo 124 que recebe um sinal de disparo o sinal de energia FIRE incluindo impulsos de energia. Os impulsos de energia energizam a resistência de disparo 52 se o comutador controlador 172 estiver ligado (condutor). A porta do comutador controlador 172 forma uma capacitância de nó de armazenamento 126 que funciona como um elemento de memória para armazenar os dados em conformidade com a 19 activação sequencial de um transístor pré-carga 128 e um transístor de selecção 130. A capacitância de nó de armazenamento 126 é mostrada por linhas a tracejado, uma vez que é parte do comutador controlador 172. Alternativamente, um capacitador separado do comutador controlador 172 pode ser usado como um elemento de memória. O circuito de fonte-dreno e porta de transístor de pré-carga 128 são electricamente acoplados a uma linha de pré-carga 132 que recebe um sinal de pré-carga. A porta do comutador controlador 172 está acoplada electricamente ao circuito de fonte-dreno do transístor pré-carga 128 e o circuito de fonte-dreno do transístor seleccionado 130 . A porta do transístor seleccionada 130 é electricamente acoplada a uma linha de selecção 134 que recebe um sinal de selecção. Um sinal de pré-carga é um tipo de sinal de controlo de carga de impulso. Outro tipo de sinal de controlo de carga de impulso é um sinal descarga empregue em formas de realização de uma célula de disparo descarregada.

Um transístor de dados 136, um primeiro transístor de endereço 138 e um segundo transístor de endereço 140 incluem circuitos de fonte-dreno que são acoplados electricamente em paralelo. A combinação em paralelo do transístor de dados 136, um primeiro transístor de endereço 138 e um segundo transístor de endereço 140 que está acoplado electricamente entre o circuito de fonte-dreno do transístor de selecção 130 e a linha de referência 122. 0 circuito em série, incluindo o transístor de selecção 130 acoplado à combinação em paralelo do transístor de dados 136, primeiro transístor de endereço 138 e segundo transístor de endereço 140 são electricamente acoplados através da capacitância de nó 126 do comutador controlador 172. A porta de transístor de dados 136 está 20 acoplada electricamente a linha 142 de dados, que recebe sinais de dados -DATA. A porta do primeiro transístor de endereço 138 é electricamente acoplada a uma linha de endereço 144, que recebe os sinais de endereço -ADDRESS1 e a porta do segundo transístor de endereço 140 que está acoplada electricamente a uma segunda linha de endereço 146 que recebe sinais de endereço -ADDRESS2. OS sinais de dados -DATA e sinais de endereços -ADDRESS1 e -ADDRESS2 são activados quando baixam, como indicado pelo til (~) no início do nome do sinal. A capacitância de nó 126, o transístor de pré-carga 128, o transístor de selecção 130, o transístor de dados 136 e os transístores de endereço 138 e 140 formam uma célula de memória.

Em operação, a capacitância do nó 126 é pré-carregada através do transístor de pré-carga 128, proporcionando um impulso de alto nivel de voltagem na linha de pré-carga 132. Numa forma de realização, após o impulso de alto nivel de voltagem na linha de pré-carga 132, um sinal de dados -DATA é fornecido na linha de dados 142 para definir o estado do transístor de dados 136 e sinais de endereço -ADDRESS1 e -ADDRESS2 são fornecidos em linhas de endereço 144 e 146 para definir os estados do primeiro transístor de endereço 138 e o segundo transístor de endereço 140. Um impulso de alto nível de voltagem é fornecido na linha de selecção 134 para activar as descargas do transístor de selecção 130 e a capacitância de nó 126, se o transístor de dados 136, o primeiro transístor de endereço 138 e/ou segundo transístor de endereço 140 estiverem ligados. Como alternativa, a capacitância de nó 126 permanece carregada se o transístor de dados 136, o primeiro transístor de endereço 138 e segundo transístor de endereço 140 estiverem todos desligados. 21 A célula de disparo pré-carregada 120 é uma célula de disparo endereçada se ambos os sinais de endereço -ADDRESS1 e -ADDRESS2 são baixos e a capacitância de nó 126 dispara se os sinais de dados -DATA são altos ou se permanecem carregados se o sinal de dados -DATA for baixa. A célula de disparo pré-carregada 120 não é uma célula de disparo endereçada, se pelo menos um dos sinais de endereços -ADDRESS1 e -ADDRESS2 for alto e a capacitância de nó 126 descarregue, independentemente do nível de voltagem do sinal de dados -DATA. O primeiro e segundo transístores de endereço 136 e 138 compreendem um descodificador de endereços e um transístor de dados 136 que controla o nível de voltagem na capacitância de nó 126 se a célula de disparo pré-carregada 120 for endereçada. A figura 7 é um diagrama esquemático que ilustra um exemplo não reivindicado de uma matriz de células de disparo para a cabeça de impressora de jacto de tinta 200. A matriz de célula de disparo 200 inclui, uma pluralidade células de disparo, pré-carregadas 120 dispostas em seis grupos de disparo 202a-202f. As células de disparo pré-carregadas 120 em cada grupo de disparo 202a-202f estão esquematicamente dispostas em 13 linhas e oito colunas. Os grupos de disparo 202a-202f e células de disparo pré-carregadas 120 na matriz 200 são esquematicamente dispostas em 78 linhas e oito colunas.

As oito colunas de células de disparo pré-carregadas 120 estão acopladas electricamente a oito linhas de dados 208a-208a que recebem sinais de dados -Dl, -D2. . . -D8, respectivamente. Cada uma das oito colunas, aqui referidas como um grupo de linhas de dados ou grupo de dados, inclui células de disparo pré-carregadas 120 em cada um dos seis 22 grupos de disparo 202a-202f. Cada uma das células de disparo 120 em cada coluna de células de disparo pré-carregadas 120 encontra-se electricamente acoplado a uma das linhas de dados 208a-208h. Todas as células de disparo pré-carregadas 120 no grupo de linha de dados são electricamente acoplado à mesma linha de dados 208a-208h que está acoplada electricamente às portas dos transístores de dados 136 nas células de disparo pré-carregadas 120 na coluna. Numa forma de realização, cada um dos sinais de dados ~D1, ~D2 ... ~D8 representa uma parte de uma imagem. Além disso, numa forma de realização, cada uma das linhas de dados 208a-208h está acoplado electricamente aos circuitos de controlo externos através de uma área terminal de dados de interface correspondentes. A linha de dados 208a está acoplada electricamente a cada uma das células de disparo pré-carregadas 120 na coluna mais à esquerda, incluindo as células de disparo pré-carregadas em cada um dos grupos de disparo 202a-202f. A linha de dados 208b está acoplada electricamente a cada uma das células de disparo pré-carregadas 120 na coluna adjacente e assim sucessivamente, até e incluindo a linha de dados 208h que está acoplada electricamente a cada uma das células de disparo pré-carregadas 120 na coluna mais à direita, incluindo as células de disparo pré-carregadas 120 em cada um dos grupos de disparo 202a-202f.

As 78 linhas de células de disparo pré-carregadas 120 são electricamente acopladas às linhas de endereço 206-206g que recebem os sinais de endereço ~A1, ~A2 ... ~A7, respectivamente. Cada célula de disparo pré-carregada 120 numa linha de células de disparo pré-carregada 120, aqui referida como um subgrupo de linha ou subgrupo de células de disparo pré-carregadas 120, é acoplada electricamente a duas 23 das linhas de endereço 206-206g. Todas as células de disparo pré-carregadas 120 num subgrupo de linhas estão electricamente acoplados às mesmas duas linhas de endereço 206-206g.

Os subgrupos dos grupos de disparo 202a-202f são identificados como subgrupos SG1-1 através a SG1-13 no grupo de disparo um (FG1) 202a, subgrupos SG2-1 a SG2-13 no grupo de disparo dois (FG2) 202b e assim por diante, até e incluindo subgrupos SG6-1 a SG6-13 no grupo de disparo seis (FG6) 202f. Noutras formas de realização, cada grupo de disparo 202a-202f pode incluir qualquer número adequado de subgrupos, tais como 14 ou mais subgrupos.

Cada subgrupo de células de disparo pré-carregadas 120 é electricamente acoplado a duas linhas de endereço 206a-206g. As duas linhas de endereço 206a-206g que correspondem a um subgrupo estão electricamente acoplados aos primeiros e segundos transístores de endereços 138 e 140 em todas as células de disparo pré-carregadas 120 do subgrupo. Uma linha de endereço 206a-206g é electricamente acoplada à porta de um dos primeiros e segundos transístores de endereços 138 e 140 e a outra linha de endereço 206a-206g é electricamente acoplada à porta do outro dos primeiros e segundos transístores de endereços 138 e 140. As linhas de endereço 206a-206g recebem sinais de endereço ~A1, ~A2 . . . ~A7 e fornecem os sinais de endereço ~A1, ~A2 ...~A7 aos subgrupos da matriz 200, como se segue:

Sinais de Endereço de subgrupo de linha Subgrupos de Linha ~A1, ~A2 SG1-1, SG2-1 .. SG6-1 ~A1, ~A3 SG1-2, SG2-2 .. SG6-2 ~A1, ~A4 SG1-3, SG2-3 .. SG6-3 ~A1, ~A5 SG1-4, SG2-4 .. SG6-4 ~A1, ~A6 SG1-5, SG2-5 .. SG6-5 ~A1, ~A7 SG1-6, SG2-6 .. SG6-6 ~A2, ~A3 SG1-7, SG2-7 .. SG6-7 —A2, ~A4 SG1-8, SG2-8 .. SG6-8 ~A2, ~A5 SG1-9, SG2-9 .. SG6-9 ~A2, ~A6 SG1-10, SG2-10 .. SG6-10 ~A2, ~A7 SG1-11, SG2-11 .. SG6-11 ~A3, ~A4 SG1-12, SG2-12 .. SG6-12 ~A3, ~A5 SG1-13, SG2-13 .. SG6-13

Noutras formas de realização, as linhas de endereços 206a-206g estão electricamente acoplados aos subgrupos da matriz 200, em qualquer acoplamento adequado de linhas de endereço 206a-206g para os subgrupos para fornecer qualquer mapeamento adequado dos sinais de endereço de subgrupo de linhas a subgrupos de linha.

Os subgrupos de células de disparo pré-carregadas 120 são endereçados, fornecendo sinais de endereços ~A1, ~A2 . . . ~A7 às linhas de endereço 206a-206g. Numa forma de realização, as linhas de endereço 206a-206g são acopladas electricamente a um ou mais geradores de endereço que fornecem a matriz da cabeça de impressão 40. Noutras formas de realização, as linhas de endereço 206a-206g são acoplados electricamente aos circuitos de controlo externos pelas áreas de interface. 25

As linhas de pré-carga 210a-210f recebem sinais de pré-carga PRE1, PRE2 ... PRE6 e fornece os sinais de pré-carga PRE 1, PRE2 ... PRE6 a grupos de disparo correspondentes 202a-202f. A linha de pré-carga 210a está acoplada electricamente a todas as células de disparo pré-carregadas 120 em FG1 202a. A linha de pré-carga 210b encontra-se electricamente acoplada a todas as células de disparo pré-carregadas 120 na FG2 202b e assim por diante, até e incluindo a linha de pré-carga 210f linha que está acoplada electricamente a todas as células de disparo pré-carregadas 120 na FG6 202f. Cada uma das linhas de pré-carga 210a-210f está electricamente acoplada à porta e ao circuito de fonte-dreno de todos os transístores de pré-carga 128 no grupo de disparo correspondente 202a-202f, e todas as células de disparo pré-carregadas 120 no grupo de disparo 202a-202f que está acoplado electricamente a uma única linha de pré-carga 210a-210f. Assim, as capacitâncias de nó 126 de todas as células de disparo pré-carregadas 120 num grupo de disparo 202a-202f são carregadas pelo fornecimento do sinal de pré-carga correspondente PRE 1, PRE2 . . . PRE6 à linha de pré-carga correspondente 210a-210f. Numa forma de realização, cada uma das linhas de pré-carga 210a-210f está acoplado electricamente aos circuitos de controlo externos através de uma área de interface correspondente.

As linhas de selecção 212a-212f recebem sinais de selecção SEL1, SEL2 ... SEL6 e fornecem o sinal de selecção SEL1, SEL2 ...SEL6 para corresponder a grupos de disparo 202a-202f. A linha de selecção 212a está acoplada electricamente a todas as células de disparo pré-carregadas 120 na FG1 202a. A linha de selecção 212b encontra-se electricamente ligada a todas as células de disparo pré-carregadas 120 na FG2 202b e assim por diante, até e incluindo a linha de selecção 2l2f que é 26 electricamente acoplada a todas as células de disparo pré-carregadas 120 na FG6 202f. Cada uma das linhas seleccionadas 212a-212f está electricamente acoplada à porta de todos os transístores seleccionados 130 no grupo de disparo correspondente 202a-202f, e todas as células de disparo pré-carregadas 120 num grupo de disparo 202a-202f estão acopladas electricamente a uma única linha de selecção 212a-212f. Numa forma de realização, cada uma das linhas seleccionadas 212a-212f está acoplada electricamente a um circuito de controlo externo através de uma área de interface correspondente. Além disso, numa forma de realização, algumas das linhas de pré-carga 210a-210f e algumas das linhas de selecção 212a-212f são electricamente acopladas em conjunto para partilhar as áreas de interface.

As linhas de disparo 214a-214F recebem sinais de disparo ou sinais de energia FIRE1, FIRE2 ... FIRE6 e fornecem os sinais de energia FIRE1, FIRE2 ... FIRE6 a grupos de disparo correspondentes 202a-202f. A linha de disparo 214a está acoplada electricamente a todas as células de disparo pré-carregadas 120 na FG1 202a. A linha de disparo 214b encontra-se electricamente acoplada a todas as células de disparo pré-carregadas 120 na FG2 202 e assim por diante, até e incluindo a linha de disparo 214F que está acoplada electricamente a todas as células de disparo pré-carregadas 120 na FG6 202f. Cada uma das linhas de disparo 214a-214F está electricamente acoplada a todas as resistências de disparo 52 no grupo correspondente de disparo 202a-202f, e todas as células de disparo pré-carregadas 120 num grupo de disparo 202a-202f estão acopladas electricamente a uma única linha de disparo 214a-214F. As linhas de disparo 214a-214F estão acopladas electricamente a um circuito de alimentação externa por áreas de interface apropriadas. Todas as células de disparo pré- 27 carregadas 120 na matriz 200 são electricamente acopladas a uma linha de referência 216, que está ligada a uma voltagem de referência, tais como o solo. Assim, as células de disparo pré-carregadas 120 num subgrupo de linhas de células de disparo pré-carregadas 120 estão acopladas electricamente às mesmas linhas de endereço 206-206g, linha de pré-carga 210a-210f, linha de selecção 212a-212f e linha de disparo 214A-214F.

Numa operação, numa forma de realização os grupos de disparo 202a-202f são seleccionados para disparar em sucessão. A FG1 202a é seleccionada antes de FG2 202b, que é seleccionada antes de FG3 e assim por diante, até FG6 202f. Após FG6 202f, o ciclo do grupo de disparo começa com FG1 202a.

Os sinais de ciclo de endereços ~A1, ~A2 ... ~A7 através dos endereços de subgrupo de linha 13 antes de repetir um endereço de linha de subgrupo. Os sinais de endereços ~A1, ~A2 ... ~A7 fornecidos nas linhas de endereço 206-206g são definidos para um subgrupo de uma linha de endereço durante cada ciclo através dos grupos de disparo 202a-202f. Os sinais de endereços ~A1 ~A2 ... ~A7 seleccionam um subgrupo de linha em cada um dos grupos de disparo 202a-202f para um ciclo através dos grupos de disparo 202a-202f. Para o próximo ciclo através dos grupos de disparo 202a-202f, os sinais de endereços ~A1, ~A2 ... ~A7 são alterados para seleccionar outro subgrupo de linha em cada um dos grupos de disparo 202a-202f. Isso continua até os sinais de endereços ~A1, ~A2 ... ~A7 seleccionar o último subgrupo de linha em grupos de disparo 202a-202f. Após o último subgrupo de linha, os sinais de endereços ~A1, ~A2 ... ~A7 seleccionam o primeiro subgrupo de linha para iniciar o ciclo de endereço mais uma vez . 28

Noutro aspecto do funcionamento, um dos grupos de disparo 202a-202f é operado através de um sinal de pré-carga PRE1, PRE2 . . . PRE6 na linha de pré-carga 210a-210f do grupo de disparo 202a-202f. 0 sinal de pré-carga PRE1, PRE2 ... PRE6 define uma intervalo de tempo de pré-carga ou período de tempo durante o qual a capacitância de nó 126 em cada comutador controlador 172 no grupo de disparo 202a-202f é carregado para um alto nível de voltagem, para pré-carregar o primeiro grupo de disparo 202a-202f.

Sinais de endereço ~A1, ~A2... ~A7 são fornecidos nas linhas de endereços 206a-206g para endereçar um subgrupo de linhas em cada um dos subgrupos de disparo 202a-202f, incluindo um subgrupo de linha no grupo de disparo pré-carregado 202a-202f. Sinais de dados ~D1, ~D2 ... ~D8 são fornecidos nas linhas de dados 208a-208h para fornecer dados a todos os grupos de disparo 202a-202f, incluindo o subgrupo de linha endereçado no grupo no grupo de disparo pré-carregado 202a-202f.

Em seguida, o sinal de selecção SEL1, SEL2. . . SEL6 é fornecido na linha de selecção 212a-212f do grupo de disparo pré-carregado 202a-202f para seleccionar o grupo de disparo pré-carregado 202a-202f. Os sinais de selecção SEL1, SEL2... SEL6 definem um intervalo de tempo descarga para descarregar a capacitância do nó 126 em cada comutador controlador 172 numa célula de disparo pré-carregada 120 que não está no subgrupo de linha endereçada no grupo de disparo seleccionado 202a-202f ou endereçadas no grupo de disparo seleccionado 202a-202f e receber um sinal de alto nível de dados ~D1, ~D2. . . ~D8. A capacitância de nó 126 não descarrega em células de disparo pré-carregadas 120 que são endereçadas no grupo de disparo seleccionado 202a-202f e 29 recebem um sinal de dados de baixo nivel ~D1, ~D2 ... ~D8. Um nível de alta voltagem na capacitância no nó 126 liga comutador controlador 172 (em condução).

Depois da activação do comutador controlador 172 no grupo de disparo seleccionado 202a-202f estão definidas para conduzir ou não conduzir, um impulso de energia ou impulso de voltagem que é fornecido na linha de disparo 214a-214F do grupo de disparo seleccionado 202a-202f. As células de disparo pré-carregadas 120 que têm conduzindo comutadores controladores 172, a conduzir a corrente através da resistência de disparo 52 para aquecer a tinta e ejectar a tinta a partir do gerador de gotas correspondente 60.

Com grupos de disparo 202a-202f a operar em sucessão, o sinal de selecção SEL1, SEL2... SEL6 para um grupo de disparo 202a-202f é utilizado como um sinal de pré-carga PRE1, PRE2... PRE6 para o próximo grupo de disparo 202a-202f. O sinal de pré-carga PRE1, PRE2 ... PRE6, para um grupo de disparo 202a-202f precede o sinal de selecção SELl, SEL2 ... SEL6 e sinal de energia FIRE1, FIRE2 ... FIRE6 para um grupo de disparo 202a-202f. Após o sinal de pré-carga PRE1, PRE2 ... PRE6, os sinais de dados Dl,-D2 ...-D8 são multiplexados em tempo e armazenados no subgrupo de linha endereçada de um grupo de disparo 202a-202f pelo sinal de selecção SELl, SEL2 ... SEL6. 0 sinal de selecção SELl, SEL2 ... SEL6 para o grupo de disparo seleccionado 202a-202f é também o sinal de pré-carga PRE1, PRE2... PRE6 para o próximo grupo de disparo 202a-202f. Após o sinal de selecção SELl, SEL2 . . . SEL6 para o grupo de disparo seleccionado 202a-202f estar completo, o sinal de selecção SELl, SEL2 . . . SEL6 para o próximo grupo de disparo 202a-202f é fornecido. As células de disparo pré-carregadas 120 no disparo de subgrupo 30 seleccionado ou tinta aquecida com base no sinal de dados armazenados -Dl, ~D2 ... ~D8, como o sinal de energia FIRE1, FIRE2 ... FIRE6, incluindo um impulso de energia, que é fornecido para o grupo de disparo seleccionado 202a-202f. A figura 8 é um diagrama de sincronização que ilustra o funcionamento de um exemplo não reivindicado de matriz de célula de disparo 200. Os grupos de disparo 202a-202f são seleccionados na sucessão para energizar células de disparo pré-carregadas 120 com base em sinais de dados ~D1, ~D2 ... ~D8, indicada em 300. Os sinais de dados ~D1, ~D2 ... ~D8, 300 são alterados conforme necessário, indicado em 302, para cada endereço de subgrupo de linha e combinação de grupo de disparo 202a-202f. Os sinais de endereços ~A1, ~A2 ... ~A7 em 304 são fornecidos em linhas de endereço 206a-206g para endereçar um subgrupo de linha a partir de cada um dos grupos de disparo 202a-202f. Os sinais de endereço ~A1, ~A2, ... ~A7 em 304 estão definidos para um endereço, indicado em 306, para um ciclo através de grupos de disparo 202a-202f. Após o ciclo estar completo, os sinais de endereço ~A1, ~A2 . . . ~A7 em 304 são alterados em 308 para endereçar um subgrupo de linha diferente a partir de cada um dos grupos de disparo 202a-202f. O sinais de endereço -Al, ~A2 ... ~A7 em 304 incrementam através dos subgrupos de linha para endereçar os subgrupos de linha em ordem sequencial de um a 13 e de volta a um. Noutras formas de realização, os sinais de endereço ~A1, ~A2 ... ~A7 em 304 pode ser configurado para endereçar subgrupos de linhas em qualquer ordem adequada.

Durante um ciclo, através de grupos de disparo 202a-202f, linha de selecção 212f acoplada a FG6 202f e à linha de pré-carga 210a acoplada a FG1 202a recebe o sinal SEL6/PRE1 309, incluindo o impulso de sinal SEL6/PRE1 310. Numa forma de 31 realização, a linha de selecção 212f e a linha de pré-carga 210a estão electricamente acopladas m conjunto para receber o mesmo sinal. Noutra forma de realização, a linha de selecção 212f e linha de pré-carga e 210a não são electricamente acopladas, mas recebem sinais semelhantes. O impulso de sinal SEL6/PRE1 em 310 na linha de pré-carga 210a, pré-carrega todas as células de disparo 120 na FG1 202a. A capacitância de nó 126 para cada uma das células de disparo pré-carregadas 120 em FG1 202a é carregada para um alto nível de voltagem. As capacitâncias de nó 126 para células de disparo pré-carregadas 120 num subgrupo de linha SG1-K, indicado em 311, são pré-carregadas a um alto nível de voltagem em 312. O endereço de subgrupo de linha em 306 selecciona o subgrupo SG1-K, e um sinal de dados fixado em 314 é fornecido para os transístores de dados 136 em todas as células de disparo pré-carregadas 120 de todos os grupos de disparo 202a-202f, incluindo o subgrupo de linha seleccionada de endereço SG1-K. A linha de selecção 212a para FG1 202a e linha de pré-carga 210b para FG2 202b recebe o sinal SEL1/PRE2 315, incluindo o impulso de sinal SEL1/PRE2 316. 0 impulso de sinal SEL1/PRE2 316 na linha de selecção 212a liga o transístor de selecção 130 em cada uma das células de disparo pré-carregadas 120 em FG1 202a. A capacitância de nó 126 é descarregada em todas as células de disparo pré-carregadas 120 em FG1 202a que não estão no subgrupo de linha de endereço seleccionada SG1-K. No endereço de subgrupo de linha seleccionada SG1-K, os dados em 314 são armazenados, indicados em 318, nas capacitâncias de nó 126 dos comutadores controladores 172 no subgrupo de linha SG1-K para ligar o comutador controlador (condutor) ou desligado (não-condutor). 32 0 impulso de sinal SEL1/PRE2 em 316 na linha de pré-carga 210b, pré-carrega todas as células de disparo 120 na FG2 202b. A capacitância nó 126 para cada uma das células de disparo pré-carregadas 120 na FG2 202b é carregada para um alto nível de voltagem. As capacitâncias de nó 126 para as células de disparo pré-carregadas 120 num subgrupo de linha SG2-K, indicado em 319, são pré-carregadas a um alto nivel de voltagem em 320. O endereço de subgrupo de linha em 306 selecciona o subgrupo SG2-K, e um sinal de dados fixado em 328 é fornecido a transístores de dados 136 em todas as células de disparo pré-carregadas 120 de todos os grupos de disparo 202a-202f, incluindo o endereço de subgrupo de linha seleccionada SG2-K. A linha de disparo 214a recebe o sinal de energia FIRE1, indicado em 323, incluindo um impulso de energia em 322 para energizar as resistências de disparo 52 em células de disparo pré-carregadas 120 que têm comutadores controladores condutores 172 na FG1 202a. O impulso de energia FIRE1 322 vai alto enquanto o impulso de sinal SEL1/PRE2 316 é elevado e enquanto a capacitância de nó 126 em comutadores controladores não condutores 172 estão a ser activamente puxados para baixo, indicado no sinal de energia FIRE1 323 em 324. Mudar impulso elevado de energia 322, enquanto as capacitâncias nó 126 são activamente puxadas para baixo, evita que as capacitâncias de nó 126 ser inadvertidamente carregadas através do comutador controlador 172 à medida que o impulso de energia 322 vai alto. O sinal SEL1/PRE2 315 vai baixo e o impulso de energia 322 é fornecido a FG1 202a por um tempo predeterminado para aquecer a tinta e ejectar a tinta através de bocais 34 correspondentes às células de disparo pré-carregadas de condução 120. 33 A linha de selecção 212b para FG2 202b e linha de pré-carga 210c para FG3 202c recebe sinal SEL2/PRE3 325, incluindo impulso de sinal SEL2/PRE3 326. Depois do impulso de sinal SEL1/PRE2 316 baixar e ao mesmo tempo o impulso de energia 322 está elevado, o impulso de sinal SEL2/PRE3 326 em linha de selecção 212b liga o transístor de selecção 130 em cada em cada uma das células de disparo pré-carregadas 120 no FG2 202b. A capacitância de nó 126 é descarregada em todas as células de disparo pré-carregadas 120 na FG2 202b que não se encontram no subgrupo de linha de endereços seleccionada SG2-K. Os sinais de dados 328 definidos para o subgrupo SG2-K é armazenado nas células de disparo pré-carregadas 120 de subgrupo SG2-K, indicadas em 330, ou para ligar a comutador controlador 172 na (condutor), ou desligado (não condutor). O impulso de sinal SEL2/PRE3 na linha de pré-carga 210C pré-carrega todas as células de disparo pré-carregadas 120 em FG3 202c.

Linha de disparo 214b recebe o sinal de energia FIRE2, indicado em 331, incluindo o impulso de energia 332, para energizar as resistências de disparo 52 em células de disparo pré-carregadas 120 de FG2 202b que têm comutadores controladores condutores 172. O impulso de energia FIRE2 332 eleva-se, enquanto o impulso de sinal SEL2/PRE3 326 é elevada, indicado em 334. O impulso de sinal SEL2/PRE3 passa para baixo 326 e a impulso de energia FIRE2 332 continua elevado para aquecer e ejectar tinta a partir do gerador de gotas correspondente 60. e a

Depois do impulso de sinal SEL2/PRE3 326 baixar e ao mesmo tempo o impulso de energia 332 elevar-se, um sinal SEL3/PRE4 é proporcionado para seleccionar FG3 202c e pré-carga FG4 202d. O processo de pré-carregamento, a selecção 34 fornecimento de um sinal de energia, incluindo um impulso de energia, continua até e incluindo FG6 202f. 0 impulso de sinal SEL5/PRE6 em linha de pré-carga 210f pré-carrega todas as células de disparo 120 em FG6 202f. A capacitância de nó de 126 por cada uma das células de disparo pré-carregadas 120 no FG6 202f é carregada para um alto nível de voltagem. As capacitâncias de nó 126 para células de disparo pré-carregadas 120 num subgrupo de linha SG6-K, indicado em 339, são pré-carregadas a um alto nível de voltagem em 341. O endereço de subgrupo de linha em 306 selecciona o subgrupo SG6-K, e os sinais de dados definidos 338 é fornecido para os transístores de dados 136 em todas as células de disparo pré-carregadas 120 de todos os grupos de disparo 202a-202f, incluindo o subgrupo de linhas de selecção de endereço SG6-K. A linha de selecção 212f para FG6 202f e linha de pré-carga 210a para FG1 202a recebe um segundo impulso de sinal SEL6/PRE1 em 336. O segundo impulso de sinal SEL6/PRE1 336 na linha de selecção 212f liga o transístor seleccionado 130 em cada uma das células de disparo pré-carregadas 120 na FG6 202f. A capacitância de nó 126 é descarregada em todas as células de disparo pré-carregadas 120 em FG6 202f que não estão no subgrupo de linha de endereços seleccionado SG6-K. No subgrupo linha de selecção de endereço SG6-K, dados 338 são armazenados em 340 nas capacitâncias de nó 126 de cada comutador controlador 172 quer para ligar o comutador controlador ou desligar. O sinal SEL6/PRE1 na linha de pré-carga 210a pré-carrega as capacitâncias de nó 126 em todas as células de disparo 120 em FG1 202a, incluindo as células de disparo 120 no subgrupo de 35 linhas SG1-K, indicada em 342, para um alto nível de voltagem. As células de disparo 120 em FG1 202a são pré-carregadas ao passo que o sinais de endereço ~A1, ~A2 ... ~A7 304 selecciona os subgrupos de linha SG1-K, SG2-K e assim até ao subgrupo de linhas SG6-K. A linha de disparo 214F recebe o sinal de energia FIRE6, indicado em 343, incluindo um impulso de energia em 344 para energizar as resistências de disparo 52 nas células de disparo pré-carregadas 120 que têm comutadores controladores condutores 172 em FG6 202f. O impulso de energia 344 eleva-se, enquanto o impulso de sinal SEL6/PRE1 336 é alto e as capacitâncias de nó 126 nos comutadores controladores não-condutores 172 são activamente baixos, indicado em 346. Comutando o elevado impulso de energia 344, enquanto as capacitâncias de nó 126 estão em baixo activamente, evita que as capacitâncias de nó 126 de serem inadvertidamente carregadas através de comutador controlador 172 à medida que o impulso de energia 344 eleva-se. O Impulso de sinal SEL6/PRE1 baixa 366 e o impulso de energia 344 mantem-se alto por um tempo predeterminado para aquecer a tinta e ejectar tinta através de bocais 34 que correspondem às células de disparo pré-carregadas condutoras 120.

Depois do impulso de sinal SEL6/PRE1 baixar 336 e ao mesmo tempo o impulso de energia 344 sobe, os sinais de endereços ~A1, ~A2 ... ~A7 304 são alterados em 308 para seleccionar outro conjunto de subgrupos SG1-K+1, SG2-K+1 e assim por diante, até SG6-K+1. A linha de selecção 212a para FG1 202a e linha de pré-carga 210b para FG2 202b receber um impulso de sinal SEL1/PRE2, indicado em 348. O impulso de sinal SEL1/PRE2 348 em linha de selecção 212a liga o transístor de selecção 130 em cada uma das células de disparo pré- 36 carregadas 120 na FG1 202a. A capacitância de nó 126 é descarregada em todas as células de disparo pré-carregadas 120 na FG1 202a que não estão no subgrupo seleccionado de endereço SG1-K+1. O ajuste do sinal de dados 350 para o subgrupo de linhas SG1-K+1 é armazenado nas células de disparo pré-carregadas 120 do subgrupo SG1-K+1 quer para ligar ou desligar os comutadores controladores 172. O impulso de sinal SEL1/PRE2 348 na linha de pré-carga 210b pré-carrega todas as células de disparo 120 na FG2 202b. A linha de disparo 214a recebe impulso de energia 352 para energizar as resistências de disparo de 52 e células de disparo pré-carregadas 120 da FG1 202a que têm comutadores controladores 172. O impulso de energia 352 eleva-se, enquanto 0 impulso de sinal SEL1/PRE2 em 348 é alto. 0 impulso de sinal de SEL1/PRE2 348 baixa, e o impulso de energia 352 continua alto para aquecer e ejectar tinta a partir de geradores de gotas correspondente 60. O processo continua até que a impressão esteja completa. A figura 9 é um diagrama esquemático que ilustra uma forma de realização de uma célula de disparo pré-carregada 150 configurada para bloquear dados, de acordo com a presente invenção. Numa forma de realização, a célula de disparo pré-carregada 150 é parte de um grupo de disparo que faz parte de uma matriz de células de disparo de cabeça de impressão a jacto de tinta. A matriz de células de disparo de cabeça de impressão a jacto de tinta inclui múltiplos grupos de disparo. A célula de disparo pré-carregada 150 é semelhante à célula de disparo pré-carregada 120 da Figura 6 e inclui comutador controlador 172, a resistência de disparo 52 e a célula de 37 memória de célula de disparo pré-carregada 120. Elementos de célula de disparo pré-carregada 150 que coincidem com elementos de célula de disparo pré-carregada 120 têm os mesmos números que os elementos de célula de disparo pré-carregada 120 e estão electricamente acoplados em conjunto e para as linhas de sinal, tal como descrito na descrição da figura 6, com a excepção que a porta de transístor de dados 136 estão acoplados electricamente à linha de dados bloqueada 156, que recebe os sinais de dados a ser bloqueados -LDATAIN ao invés de ser acoplada à linha de dados 142, que recebe os sinais de dados -DATA. Além disso, os elementos de célula de disparo pré carregada 150 que coincidem com os elementos na célula de disparo pré-carregada 120 funcionam como descrito na descrição da Figura 6. A célula de disparo pré-carregada 150 inclui um transístor de bloqueamento de dados 152, que inclui um circuito de fonte-dreno electricamente acoplado entre a linha de dados 154 e a linha de dados bloqueados 156. A linha de dados 154 recebe sinais de dados -DATAIN e o transístor de bloqueamento de dados 152 bloqueia dados na célula de disparo pré-carregada 150 para fornecer sinais de dados bloqueados -LDATAIN. Sinais de dados -DATAIN e sinais de dados bloqueados -LDATAIN estão activos quando estão baixos, como indicado pelo til (~) no início do nome do sinal. A porta do transístor de bloqueamento de dados 152 é acoplada electricamente à linha de pré-carga 132, que recebe o sinal de pré-carga do actual grupo de disparo.

Noutra forma de realização, a porta do transístor de bloqueamento de dados 152 não está electricamente acoplada à linha de pré-carga 132 do grupo de disparo actual. Ao invés disso, a porta do transístor de bloqueamento de dados 152 38 está acoplado electricamente a uma linha de sinal diferente que fornece um sinal de impulso, tal como uma linha de pré-carga de um outro grupo de disparo.

Numa forma de realização, o transístor de bloqueamento de dados 152 é um transístor de tamanho mínimo para minimizar a partilha de carga entre a linha de dados bloqueada 156 e a porta para o nó da fonte de transístor de bloqueamento de dados 152 conforme as transições de sinal de pré-carga de um alto nível de voltagem para um nível de baixa voltagem. Esta partilha de carga reduz os dados bloqueados de elevada voltagem. Além disso, numa forma de realização, o dreno do transístor de bloqueamento de dados 152 determina a capacitância vista na linha de dados 154 quando o sinal de pré-carga se encontra um baixo nível de voltagem e um transístor de tamanho mínimo mantém baixa esta capacitância.

Transístor de bloqueamento de dados 152 passa dados da linha de dados 154 para a linha de dados bloqueada 156 e uma capacitância de nó de armazenamento de dados bloqueados 158 através de um sinal de pré-carga de alto nível. Os dados são bloqueados na linha de dados bloqueados 154 e a capacitância de nó de armazenamento de dados bloqueados 158 como as transições de sinal de pré-carga a partir de um nível elevado para um nível baixo. A capacitância de nó de armazenamento de dados bloqueados 158 é mostrada em linhas tracejadas, como é parte de dados do transístor 136. Alternativamente, um condensador separado de transístor de dados 136 pode ser usada para armazenar dados de bloqueamento. A capacitância de nó de armazenamento de dados bloqueados 158 é suficientemente grande para permanecer substancialmente a um elevado nível conforme o sinal de pré-carga transita de um 39 alto nível para um baixo nível. Além disso, a capacitância de nós para armazenamento de dados bloqueados 158 é suficientemente grande para permanecer substancialmente um nível baixo, como um impulso de energia é fornecida por meio do sinal de FIRE e um impulso de alta voltagem é fornecido no sinal de seleccionar SELECT. Além disso, o transístor de dados 136 é suficientemente pequeno para manter um baixo nível na capacitância de nó de armazenamento de dados bloqueados 158 como a porta do comutador controlador 172 é descarregado e grande o suficiente para descarregar completamente a porta do comutador controlador 172 antes do início de um impulso de energia no sinal de disparo FIRE.

Numa forma de realização, múltiplas células de disparo pré-carregadas usam os mesmos dados e partilham o mesmo transístor de bloqueamento de dados 152 e o sinal de dados bloqueados -LDATAIN em 156. 0 sinal de dados bloqueado -LDATAIN no 156 é bloqueado uma vez e utilizado por as múltiplas células de disparo pré-carregadas. Isso aumenta a capacidade numa qualquer linha de dados bloqueada individual 156 tornando menos susceptiveis a comutação de problemas e reduz a capacitância total dirigida através da linha de dados 154.

Em operação, os sinais de dados -DATAIN são recebidos por linha de dados 154 e passados para a linha de dados bloqueados 156 e a capacitância de nó de armazenamento de dados bloqueados 158 através do transístor de bloqueamento de dados 152, fornecendo um impulso de alta voltagem em linha de pré-carga 132. Além disso, capacitância de nó de armazenamento 126 é pré-carregada através do transístor de pré-carga 128 através do impulso de voltagem de nível elevado na linha de pré-carga 132. 0 transístor de bloqueamento de 40 dados 152 é desligado para fornecer sinais de dados bloqueados -LDATAIN de dados como o impulso de voltagem na linha de pré-carga 132 transita a partir do alto nivel de voltagem para um nivel de voltagem baixa. Os dados a serem bloqueados em célula de disparo pré-carregada 150 é fornecida ao mesmo tempo o sinal de pré-carga é a um alto nivel de voltagem e mantido até após as transições do sinal para um nivel de voltagem baixo. Em contraste, os dados a serem bloqueados na célula de disparo pré-carregada 120 da Figura 6 é fornecida enquanto o sinal de selecção se encontra a um alto nivel de voltagem.

Noutra forma de realização, a porta do transístor de bloqueamento de dados 152 não está electricamente acoplada à linha de pré-carga 132 do grupo de disparo actual. Em vez disso, a porta do transístor de bloqueamento de dados 152 está acoplado electricamente a uma linha de pré-carga de um outro grupo de disparo. Sinal de dados -DATAIN é recebido por linha de dados 154 e passado para a linha de dados bloqueada 156 capacitância de nó de armazenamento de dados bloqueados 158 através de transístor de bloqueamento de dados 152, fornecendo um impulso de voltagem de alto nível na linha de pré-carga da outra linha de disparo. O transístor de bloqueamento de dados 152 é desligado para fornecer sinais de dados bloqueados -LDATAIN como o impulso de voltagem na linha de pré-carga do outro grupo de disparo transita desde um alto nível de voltagem para um nível de voltagem baixo. A capacitância nó de armazenamento 126 é pré-carregado através de transístor de pré-carga 128, através do impulso de alto nível de voltagem de linha de pré-carga 132. O impulso de alta voltagem na linha de pré-carga 132 ocorre após da transição do impulso de voltagem na linha de pré-carga do 41 outro grupo de disparo a partir de um alto nível de voltagem para um nível de baixa voltagem.

Numa forma de realização, a porta de um transístor de bloqueamento de dados, tal como transístor de bloqueamento de dados 152, de uma primeira célula de disparo pré-carregada no grupo de disparo actual encontra-se electricamente acoplado a uma primeira linha de pré-carga de um primeiro grupo de disparo que é diferente do grupo de disparo actual. Além disso, a porta de um transístor de bloqueamento de dados, tais como transístor de bloqueamento de dados 152, de uma segunda célula de disparo pré-carregada no grupo de disparo actual encontra-se electricamente acoplada a uma segunda linha de pré-carga de um segundo grupo de disparo que é diferente do primeiro grupo de disparo e do grupo de disparo actual. Linha de dados 154 fornece dados durante os níveis de voltagem elevados dos sinais de pré-carga do primeiro e segundo grupos de disparo. Dados bloqueados nas primeiras e segundas células de disparo pré-carregadas é usado através de sinais de pré-carga em selecção do actual grupo de disparo. Numa forma de realização, a linha de dados 154 não está acoplada electricamente a todo o grupo de disparo na matriz de células de disparo de cabeça de impressão a jacto de tinta.

Numa forma de realização da célula de disparo de pré-carga 150, após o impulso de alto nível de voltagem na linha de pré-carga 132, sinais de endereço -ADDRESS1 e -ADDRESS2 são fornecidos em linhas de endereço 144 e 146 para definir os estados do primeiro transístor de endereço 138 e segundo transístor de endereço 140. Um impulso de voltagem de nível elevado é fornecido na linha de selecção 134 para ligar o transístor de selecção 130 e a descarga da capacitância de nó 42 de armazenamento 126 se o transístor de dados 136, primeiro transístor de endereço 138 e/ou segundo transístor de endereço 140 estiverem ligados. Como alternativa, a capacitância de nó de armazenamento 126 continua a ser carregada se os transístores de dados 136, quer o primeiro transístor de endereço 138 quer o segundo transístor de endereço 140 estarem todos desligados. A célula de disparo pré-carregada 150 é uma célula disparo endereçada se ambos sinais de endereços -ADDRESS1 e -ADDRESS2 são baixos, e capacitância de nó de armazenamento 126 ou descargas, se o sinal de dados bloqueados -LDATAIN é alta ou continua a ser carregada se o sinal de dados bloqueado -LDATAIN for baixo. A célula de disparo pré-carregada 150 não é uma célula de disparo endereçada, se pelo menos um dos sinais de -ADDRESS1 e -ADDRESS2 for elevado, e a capacitância de nó de armazenamento 126 descarregar, independentemente de o nível de voltagem de sinal de dados bloqueados -LDATAIN. Os primeiros e segundos transístores de endereços 136 e 138 compreendem um descodificador de endereços e, se a célula de disparo pré-carregada 150 é endereçada, os transístores de dados 136 controlam o nível de voltagem na capacitância de nó de armazenamento 126. A figura 10 é um diagrama esquemático que ilustra uma forma de realização de um circuito da célula de disparo de dupla taxa de dados 400 de acordo com a presente invenção. O circuito da célula de disparo de dupla taxa 400 bloqueia em dois bits de dados de cada uma das linhas de dados em cada impulso de alta voltagem no sinal de pré-carga. Assim, duas vezes o número de resistências de disparo pode ser energizado sem aumentar a frequência de disparo, ou o número de áreas de entrada. O número de geradores de gotas por áreas de entrada 43 pode ser aumentado, tal como através do aumento do número de geradores de gotas de uma cabeça de impressão e usando o mesmo número de áreas de entrada ou usando o mesmo número de geradores de gotas numa cabeça de impressão e reduzir o número de áreas de entrada. Uma cabeça de impressão com mais geradores de gotas normalmente imprime com maior qualidade e/ou velocidade impressão. Além disso, a cabeça de impressão com menos áreas de entrada geralmente custa menos do que uma cabeça de impressão com áreas de mais entradas. 0 circuito da célula de disparo de dupla taxa de dados 400 inclui uma pluralidade grupos de disparo, tais como o grupo de disparo 402, e um circuito de bloqueamento de sincronização 404. 0 grupo de disparo 402 inclui uma pluralidade células de disparo pré-carregadas 150 que são configuradas bloquear dados e uma pluralidade sub-grupos de linhas, tais como o subgrupo de linhas 406. O subgrupo de linhas 406 inclui as células de disparo pré-carregadas 150a-150m.

Cada uma das células de disparo pré-carregadas 150 no grupo de disparo 402 está acoplada electricamente à linha de pré-carga 408 para receber o sinal de pré-carga PRECHARGE, linha de selecção 410 para receber o sinal de seleção SELECT e linha de disparo 412 para receber o sinal de disparo FIRE. Cada uma das células de disparo pré-carregadas 150a-150m em subgrupo de linhas 406, está acoplada electricamente à primeira linha de endereço 414 para receber o primeiro sinal de endereço -ADDRESS1 e para a segunda linha de endereço 416 para receber o segundo sinal de endereço -ADDRESS2. As células de disparo pré-carregadas 150 recebem sinais e funcionam como descrito na descrição da Figura 9. 44

Circuito de bloqueamento de sincronização 404 inclui transístores de bloqueamento de sincronização 418A-418n. A porta de cada um dos transístores de bloqueamento de sincronização 418A-418n está acoplado electricamente a uma linha temporizada 420 para receber sinal de sincronização de dados DCLK. O circuito de fonte-dreno de cada transístor de bloqueamento de sincronização 418a-418n está acoplado electricamente a uma das linhas de dados 422a-422n para receber um dos sinais de dados ~D1- ~Dn, indicada em 422. O outro lado do circuito de fonte-dreno de cada um dos transístores de bloqueamento de sincronização ou temporizador 418A-418n está acoplado electricamente às células de disparo pré-carregadas 150 no grupo de disparo 402 e em todos os outros grupos de disparo num circuito de célula de disparo de dupla taxa de dados 400 através de linhas de dados de sincronização correspondentes 424a-424n. Tendo todas as células de disparo pré-carregadas 150 num grupo de linhas de dados electricamente acoplado a um único dos transístores de bloqueamento de sincronização 418A-418n assegura que haverá capacitância suficiente em linhas de dados sincronizadas 424a-424n para assegurar que a carga partilhada pelos sinais de dados sincronizados ~DCl-~DCn é pequeno o suficiente para manter um nível mínimo de elevada voltagem em dados bloqueados nas células de disparo pré-carregadas 150, como as transições de sinal de pré-carga para um nível de baixa voltagem e, como o sinal de sincronização de dados DCLK em 420 transita para um nível de voltagem baixo.

Noutras formas de realização, cada um dos transístores de bloqueamento de sincronização 418A-418n e linhas de dados de sincronização correspondentes 424a-424n podem ser divididas em múltiplos transístores e múltiplas linhas de dados. Numa forma de realização, um dos transístores múltiplos que 45 corresponde a um dos transístores de bloqueamento de sincronização 418A-418n e uma das múltiplas linhas de dados, que corresponde a uma das linhas de dados de sincronização 424a-424n é acoplada aos bocais do grupo de disparo de um lado de um canal de fluido. Além disso, outro dos múltiplos transístores que corresponde ao mesmo dos transístores de bloqueamento de sincronização 418A-418n e outra das múltiplas linhas de dados, que corresponde à mesma das linhas de dados sincronização 424a-424n é acoplado aos bocais do grupo de disparo no outro lado do canal de fluido. Numa forma de realização, cada bocal pode ser acoplado a um separado dos múltiplos transístores através de uma separação das linhas de dados múltiplas.

Transístor de bloqueamento de sincronização 418a inclui um circuito de fonte-dreno que está acoplado electricamente a uma extremidade da linha de dados 422a para receber sinal de dados ~D1. A outra extremidade do caminho de fonte-dreno do transístor de bloqueamento de sincronização 418a está acoplada electricamente a 424a à linha de disparo pré-carregadas 150a e todas as células de disparo pré-carregadas 150 na mesma coluna ou grupo de linha de dados como as células de disparo pré-carregadas 150a, incluindo células de disparo pré-carregadas 150 no grupo de disparo 402 e noutros grupos de disparo no circuito de células de disparo de dupla taxa de dados 400. O caminho de fonte-dreno do transístor de bloqueamento de sincronização 418a está acoplado electricamente a linha de dados 154 e o circuito de fonte-dreno do transístor de bloqueamento de dados 152 em cada uma das células de disparo pré-carregadas 150 no grupo de linha de dados correspondentes. O transístor de bloqueamento de sincronização 418a recebe sinal de dados ~D1 em 422a e fornece sinal de dados sincronizados ~DC1 em 424a para o grupo de linha de dados que inclui a célula de disparo pré-carregada 150a.

Linha de dados 422a também é eletricamente acoplada à célula de disparo pré-carregada 150b e todas as células de disparo pré-carregadas 150 na mesma coluna ou grupo de linhas de dados que a célula de disparo pré-carregada 150b, incluindo as células de disparo pré-carregadas 150 no grupo de disparo 402 e nos outros grupos de disparo em circuito de célula de disparo de dupla taxa de dados 400 . A linha de dados 422a é electricamente acoplada à linha de dados 154 e o circuito de fonte-dreno do transístor de bloqueamento de dados 152 em cada uma das células de disparo pré-carregadas 150 no grupo de linha de dados correspondentes. O grupo de linhas de dados que inclui a célula de disparo pré-carregada 150b recebe o sinal de dados ~D1 em 422a.

Transístor de bloqueamento de sincronização 418b inclui um circuito de fonte-dreno que está acoplado electricamente a uma extremidade da linha de dados 422b para receber os sinais de dados ~D2. A outra extremidade do caminho de fonte-dreno do transístor de bloqueamento de sincronização 418b está acoplado electricamente a 424b para as células de disparo pré-carregadas 150c e todas as células de disparo pré-carregadas 150 na mesma coluna ou grupo de linha de dados como células de disparo pré-carregadas 150c, incluindo células de disparo pré-carregadas 150 no grupo de disparo 402 e em grupos de disparo de célula de disparo de dupla taxa de dados 400. O caminho de fonte-dreno do transístor de bloqueamento de sincronização 418b está acoplado electricamente à linha de dados 154 e caminho de fonte-dreno de transístor de bloqueamento de dados 152 em cada uma das células de disparo pré-carregadas 150 no grupo de linha de 47 dados correspondentes. Transístor de bloqueamento de sincronização 418b recebe dados do sinal ~D2 em 422b e fornece sinais de dados sincronizados ~DC2 no 424b para o grupo de linha de dados que inclui a célula de disparo pré-carregada 150c.

Linha de dados 422b também está eletricamente acoplada à célula de disparo pré-carregada 150d e todas as células de disparo pré-carregadas 150 na mesma coluna ou grupo de linha de dados como célula de disparo pré-carregada 150d, incluindo células de disparo pré-carregadas 150 no grupo de disparo 402 e em outros grupos de disparo no circuito de célula de disparo dupla taxa de dados 400. A linha de dados 422b é electricamente acoplada à linha de dados 154 e o circuito de fonte-dreno do transístor de bloqueamento de dados 152 em cada uma das células de disparo pré-carregadas 150 no grupo correspondente de linha de dados. O grupo de linha de dados que inclui célula de disparo pré-carregada 150d recebe o sinal de dados ~D2 em 422b.

Os transístores de bloqueamento sincronizados 418 no circuito de bloqueamento sincronizado 404 são igualmente eletricamente acoplado ao células de disparo pré-carregadas 150 em circuito de célula de disparo de dupla taxa de dados 400, até e incluindo transístor de bloqueamento de sincronização 418n que inclui um circuito de fonte-dreno acoplado electricamente a uma extremidade da linha de dados 422n para receber o sinal de dados ~Dn. A outra extremidade do temporizado 418n do transístor de bloqueamento de sincronização 418n está acoplado electricamente em 424n para a célula de disparo pré-carregada 150m-l e todas as células de disparo pré-carregadas 150 na mesma coluna ou grupo de linha de dados tal como célula de disparo pré-carregada 150m-l, incluindo as células 48 de disparo pré-carregadas 150 no grupo de disparo 402 e em grupos de disparo em circuito de célula de disparo de dupla taxa de dados 400. O caminho de fonte-dreno do transístor de bloqueamento de sincronização 418n está electricamente acoplado à linha de dados 154 e temporizado 418n circuito do transístor de bloqueamento de dados 152 em cada uma das células de disparo pré-carregadas 150 no grupo de linha de dados correspondentes. Transístor de bloqueamento de sincronização 418n recebe sinais de dados ~DN em 422n e fornece sinal de dados sincronizados -DCn em 424n para o grupo de linha de dados que inclui a célula de disparo pré-carregada 150m-l.

Linha de dados 422n também é acoplada electricamente à célula de disparo pré-carregada 150m e todas as células de disparo pré-carregadas 150 na mesma coluna ou grupo de linha de dados como a célula de disparo pré-carregada 150m, incluindo as células de disparo pré-carregadas 150 no grupo de disparo 402 e em grupos de disparo em circuito de célula de disparo de dupla taxa de dados 400. A linha de dados 422n é electricamente acoplada à linha de dados 154 e o circuito de fonte-dreno do transístor de bloqueamento de dados 152 em cada uma das células de disparo pré-carregadas 150 no grupo correspondente de linha de dados. O grupo de linha de dados que inclui célula de disparo pré-carregada 150m recebe o sinal de dados ~Dn no 422n.

Cada uma das linhas de dados 422a-422n carrega nós de linha de dados bloqueados através de transístores bloqueados de dados 152 em células de disparo pré-carregadas 150 que estão no grupo de disparo que está a receber um sinal de pré-carga de elevado nível de voltagem. Além disso, cada uma das linhas de dados 422a-422n carrega linhas de dados sincronizadas 49 424a-424n em cada impulso de alta voltagem no sinal de sincronização de dados CLK e os nós de linha de dados bloqueados anexos através dos transístores de bloqueamento de dados 152 em células de disparo pré-carregadas 150 que estão no grupo de disparo que está a receber um sinal de pré-carga de nível alto de voltagem. Os nós de dados que estão a ser carregados através das linhas de dados 422a-422n têm de algum modo capacitâncias superiores às capacitâncias da porta dos circuitos de célula de disparo que não são de dupla taxa de dados.

Neste modo de realização, substancialmente metade das células de disparo pré-carregadas 150 são acopladas para receber sinais de dados sincronizados ~DCl-~DCn e substancialmente metade das células de disparo pré-carregadas 150 são acopladas para receber os sinais de dados ~Dl-~Dn. Além disso, todas as células de disparo pré-carregadas 150 num subgrupo de linhas está electricamente acoplada para receber sinais de dados sincronizados ~DCl-~DCn e os outros são acoplados para receber sinais de dados ~Dl-~Dn. Noutras formas de realização, qualquer percentagem adequada de células de disparo pré-carregadas 150 pode ser acoplada para receber os sinais de dados sincronizados ~DCl-~DCn e qualquer percentagem adequada poder ser acoplada para receber sinais de dados ~Dl-~Dn. Noutras formas de realização, as células de disparo pré-carregadas 150 podem ser acopladas para receber sinais de dados sincronizados ~DCl-~DCn e sinais de dados ~Dl-~Dn em qualquer sequência ou padrão ou sem sequência de todo.

Cada um dos sinais de dados ~Dl-~Dn inclui um primeiro bit de dados durante a primeira metade do impulso de alta voltagem no sinal de pré-carga PRECHARGE e um segundo bit de sinal de 50 dados durante a segunda metade do impulso de alta voltagem. Também o sinal de sincronização DCLK inclui um impulso de alta voltagem durante a primeira metade do impulso de alta voltagem no sinal de pré-carga PRECHARGE.

Em operação, a transição do sinal de pré-carga PRECHARGE e sinal de sincronização DCLK para níveis de voltagem elevados e cada um dos sinais de dados ~Dl-~Dn inclui um primeiro bit de dados, que é fornecido ao transístor de bloqueamento de sincronização correspondente 418A-418n, durante o impulso de alta voltagem no sinal de sincronização DCLK. Os transístores de bloqueamento de sincronização 418a-418n passam os primeiros bits de dados para o grupo de linha de dados correspondentes das células de disparo pré-carregadas 150a, 150c, e assim por diante até 150m-l. À medida que o impulso de alta voltagem no sinal de sincronização DCLK transita para um nível de baixa voltagem, os transístores de bloqueamento sincronizados bloqueiam 418A-418n passa os primeiros bits de dados para fornecer sinais de dados sincronizados ~DC1-~DCn. Os primeiros bits de dados são também fornecidos para o grupo de linha de dados correspondentes de células de disparo pré-carregadas 150b, 150d, e assim por diante até 150m.

Em seguida, cada um dos sinais de dados ~Dl-~Dn inclui um segundo bit de dados que é fornecido para o transístor de bloqueamento sincronizado correspondente 418A-418n e o grupo de linha de dados correspondentes das células de disparo pré-carregadas 150b, 150d, e assim por diante até 150m, durante a segunda metade do impulso de alta voltagem no sinal de pré-carga PRECHARGE. Os transístores de bloqueamento de sincronização 418A-418n são desligados através do nível de baixa voltagem do sinal de sincronização CLK, o qual impede que os segundos bits de dados passem para o grupo de linha de 51 dados correspondentes de células de disparo pré-carregadas 150a, 150c, e assim por diante até 150m-l.

Os sinais de dados sincronizados ~DCl-~DCn e os segundos bits de dados de sinais de dados ~Dl-~Dn são recebidos pelas células de disparo pré-carregadas 150 nos grupos de linha de dados correspondentes no circuito de célula de disparo de dupla taxa de dados 400. No grupo de disparo 402, os sinais de dados sincronizados ~DCl-~DCn e os segundos bits de dados em sinais de dados ~Dl-~Dn são recebidos por linhas de dados 154 nas células de disparo pré-carregadas 150 e que passam para as linhas de dados de bloqueamento 156 e capacitâncias de nó de armazenamento 158 através de transístores de bloqueamento de dados 152 e o impulso de alto nível de voltagem de sinal de pré-carga. Além disso, no grupo de disparo 402, a capacitância de nó de armazenamento 126 são pré-carregados através da -transístores de pré-carga 128 através do elevado nível impulso de voltagem no sinal de pré-carga. Em seguida, no disparo do grupo 402, os transístores de bloqueamento de dados 152 são desligados para bloquear os sinais de dados sincronizados ~DCl-~DCn e os segundos bits de dados de sinais de dados ~Dl-~Dn para fornecer sinais de dados bloqueado -LDATAIN como o sinal de pré-carga PRECHARGE que transita a um baixo nível de voltagem.

Numa forma de realização das células de disparo pré-carregadas 150, depois do impulso de nível de alta voltagem do sinal de pré-carga PRECHARGE transitar para um nível baixo de voltagem, sinais de endereços -ADDRESS1 e -ADDRESS2 são fornecidos para seleccionar o subgrupo de linha 406 e um impulso de voltagem de alto nível é fornecida n sinal de selecção SELECT para ligar os transístores de selecção 130. No subgrupo de linha 406, as capacitâncias de nó de 52 armazenamento 126 descarrega se o sinal de dados bloqueado -DATAIN for alto ou permanecer carregado se o sinal de dados bloqueado -DATAIN for baixo. Nos subgrupos de linha que não são endereçados, as capacitâncias de nó de armazenamento 126, descarregam independentemente do nível de voltagem de sinal de dados bloqueado -LDATAIN. Um impulso de energia é fornecido no sinal de disparo FIRE para energizar resistências de disparo 52 acopladas aos comutadores controladores condutores 172 nem subgrupo de linha 406.

Numa forma de realização, a energização células de disparo pré-carregadas 150 no circuito de célula de disparo de dupla taxa de dados 400 continua por meio de sincronização nos primeiros bits de dados e pré-carga das células de disparo 150 noutro grupo de disparo. Os sinais de dados sincronizados e segundos bits de dados são bloqueados nas células de disparo pré-carregadas 150, através do flanco descendente do sinal de pré-carga e sinais de endereço são fornecidos para seleccionar um subgrupo de linha. Um impulso de alto nível de voltagem é um sinal de selecção e um impulso de energia num sinal de disparo são fornecidos para energizar as células de disparo pré-carregadas condutoras 150 no outro grupo de disparo. Este processo continua até a ejecção do fluido estar concluída.

Noutras formas de realização, o circuito de célula de disparo pode incluir qualquer número adequado de circuitos de bloqueamento de sincronização, tal como circuito de bloqueamento de sincronização 404, para bloquear em qualquer número adequado de bits de dados, tais como 3 ou 4 ou mais bits de dados, em cada impulso de alta voltagem no sinal de pré-carga PRECHARGE. Por exemplo, o circuito de célula de disparo pode incluir um segundo circuito de bloqueamento de 53 sincronização que temporiza num terceiro bit de dados através de um segundo de sincronização de dados e o circuito de célula de disparo bloqueia no primeiro, segundo e terceiro bits de dados tal como os sinais de pré-carga PRECHARGE transitam a partir do alto nível de voltagem para o nível de voltagem baixo, de tal modo que o circuito de célula de disparo é um circuito de célula de disparo de tripla taxa de dados. A figura 11 é um diagrama de sincronização que ilustra o funcionamento da forma de realização do circuito de célula de disparo de taxa de dados dupla 400 da Figura 10. O circuito da célula de disparo de dupla taxa de dados 400 inclui um primeiro grupo de disparo FG1, um segundo grupo de disparo FG2, um terceiro grupo de disparo FG3 e outros grupos de disparo, até o grupo de disparo FGn. O circuito da célula de disparo de dupla taxa de dados 400 recebe sinais de pré-carga/selecção S0, Sl, S2 e outros sinais de pré-carga/selecção, até Sn. Sinais de pré-carga/selecção SO-Sn são usados como sinais de pré-carga e/ou sinais de selecção no circuito da célula de disparo de dupla taxa de dados 400. O primeiro grupo de disparo FG1 recebe o sinal S0 em 500 como um sinal de pré-carga e o sinal Sl em 502 como um sinal de seleção. O segundo grupo de disparo FG2 recebe o sinal Sl em 502 como um sinal de pré-carga e o sinal S2 em 504 como um sinal de seleção. O terceiro grupo de disparo FG3 recebe o sinal S2 em 504 como um sinal de pré-carga e sinal S3 (não mostrado) , como um sinal de selecção e assim por diante, até o grupo de disparo FGn que recebe o sinal Sn- -1 (não representado) como um sinal de pré-carga e o sinal Sn (não mostrado) como um sinal de seleção. 54 0 circuito bloqueador de sincronização 404 recebe o sinal de sincronização de dados DCLK em 506 e os sinais de dados ~D1-~Dn em 508 e fornece sinais de dados sincronizados ~DCl-~DCn em 510. Os grupos de disparo, FGl-FGn, bloqueados nos sinais de dados ~Dl-~Dn em 508 e sinais de dados sincronizados ~DC1-~DCn em 510 para fornecer sinais de dados sincronizados e bloqueados, que são usados para ligar comutadores controladores 172 para energizar as resistências de disparo seleccionadas 52. Cada um dos grupos de disparo recebe um sinal de disparo, que inclui impulsos de energia para energizar as resistências de disparo seleccionadas 52. Numa forma de realização, um impulso de energia começa substancialmente para o meio ou fim do impulso de alta voltagem no sinal de selecção do grupo de disparo para energizar as resistências de disparo seleccionadas 52 no grupo de disparo. O primeiro grupo de disparo FG1 bloqueia em sinais de dados ~Dl-~Dn em 508 e sinais de dados sincronizados ~DCl-~DCn em 510 para fornecer sinais de dados sincronizados do grupo de disparo bloqueados FG1C em 512 e sinais de dados do primeiro grupo de disparo bloqueados em FG1D em 514. O segundo grupo de disparo FG2 bloqueia nos sinais de dados ~Dl-~Dn em 508 e sinais de dados sincronizados ~DCl-~DCn em 510 para proporcionar sinais de dados sincronizados do segundo grupo de disparo bloqueados FG2C em 516 e sinais de dados do segundo grupo de disparo bloqueados em FG2D em 518. O terceiro grupo de disparo FG3 bloqueia sinais de dados ~D1-~Dn em 508 e sinais de dados sincronizados ~DCl-~DCn em 510 para proporcionar sinais de dados sincronizados do terceiro grupo de disparo bloqueados em FG3C em 520 e sinais de dados do terceiro grupo de disparo FG3D em 522. Os outros grupos de disparo também bloqueiam sinais de dados ~Dl-~Dn em 508 e 55 sinais de dados sincronizados DCl-~DCn em 510 para fornecer sinais de dados sincronizados bloqueados e sinais de dados bloqueados semelhantes aos grupos de disparos FG1-FG3.

Para iniciar, o sinal S0 em 500 proporciona um impulso de alta voltagem em 524 no sinal de pré-carga do primeiro grupo de disparo FG1 e sinal de sincronização de dados DCLK em 506 proporciona um impulso de alta voltagem em 526 durante a primeira metade do impulso de alta voltagem 524. Circuito de bloqueamento de sincronização 404 recebe o impulso de alta voltagem em 526 e transmite sinais de dados ~Dl-~Dn em 508 para fornecer sinais de dados sincronizados ~DCl-~DCn em 510.

Durante a primeira metade do impulso de alta voltagem em 524, os sinais de dados ~Dl-~Dn em 508 incluem os primeiros sinais de dados sincronizados de grupo de disparo 1C em 528 que passam através do circuito de bloqueamento de sincronização 404 para fornecer os sinais de dados sincronizados do primeiro grupo de disparo 1C em 530 nos sinais de dados ~DC1-~DCn em 510. Além disso, os sinais de dados sincronizados do primeiro grupo de disparo 1C em 530 são passados através de transístores de bloqueamento de dados 152 em células de disparo pré-carregadas 150 do primeiro grupo de disparo FG1 para fornecer os sinais de dados sincronizados do primeiro grupo de disparo 1C em 532 nos sinais de dados sincronizados do primeiro grupo de disparo bloqueado FG1C em 512. Os sinais de dados sincronizados do primeiro de grupo de disparo 1C em 530 são bloqueados em sinais de dados sincronizados ~DCl-~DCn em 510, como impulso de elevada voltagem 526 transita a um baixo nível lógico. Os sinais de dados sincronizados do primeiro grupo de disparo 1C em 528 devem ser mantidos até depois o impulso de alta voltagem 526 transitar em valores abaixo do limiar do transístor. 56

Durante a segunda metade do impulso de alta voltagem em 524, os sinais de dados ~Dl-~Dn em 508 incluem os primeiros sinais de dados do grupo de disparo 1D em 534. Os primeiros sinais de dados do grupo de disparo 1D em 534 são passadas através de transístores de bloqueamento de dados 152 em células de disparo pré-carregadas 150 do primeiro grupo de disparo FG1 que estão ligados as linhas de dados 422 para fornecer os primeiros sinais de dados de grupo de disparo 1 D em 536 em nos sinais de dados do primeiro grupo de disparo bloqueados FG1D em 514. Os sinais de dados sincronizados do primeiro grupo de disparo 1C em 532 e os sinais de dados de grupo de disparo 1D em 536 são bloqueados nas células de disparo pré-carregadas 150 no primeiro grupo de disparo FG1 conforme o impulso de alta voltagem 524 faz a transição para um nível lógico baixo. Os primeiros sinais de dados de grupo de disparo 1D em 534 devem manter-se até que o impulso de elevada voltagem 524 transite abaixo dos valores limiar do transístor. os sinais de endereço são fornecidos para seleccionar um subgrupo de linha e um sinal SI em 502 que fornece um impulso de alta voltagem em 538 no sinal de selecção do primeiro grupo de disparo FG1 e o sinal de pré-carga do segundo grupo de disparo FG2. O impulso de elevada voltagem em 538 liga os transístores selecionados 130 nas células de disparo pré-carregadas 150 do primeiro grupo de disparo FG1. No subgrupo de linhas endereçadas, as capacitâncias de nó de armazenamento 126 descarregam se os dados do primeiro grupo de disparo bloqueados FG1C em 512 e FG 1D em 514 é alto ou permanece carregados se o os dados do primeiro grupo de disparo dos primeiros dados bloqueado FG1C em 512 e FG1D em 514 for baixo. Nos subgrupos de linha que não são endereçados, as capacitâncias de nó de armazenamento 126 57 descarregam independentemente do nível de voltagem dos dados do primeiro grupo de disparo bloqueado FG1C em 512 e FG1D em 514. Um impulso de energia é proporcionado no sinal de disparo do primeiro grupo de disparo para energizar as resistências de disparo 52 acopladas aos comutadores controladores 172 no subgrupo de linha endereçadas.

Os sinais de sincronização de dados DCLK em 506 proporciona um impulso de alta voltagem, em 540, durante a primeira metade o impulso de alta voltagem em 538. Circuito de bloqueamento de sincronização 404 recebe o impulso de alta voltagem, em 540 e transmite os sinais de dados ~Dl-~Dn em 508 para fornecer os sinais de dados sincronizados ~DCl-~DCn em 510.

Durante a primeira metade do impulso de alta voltagem em 538, os sinais de dados ~D1—Dn em 508 incluem os sinais de dados sincronizados do segundo grupo de disparo 2C em 542 que são passados através de circuito de bloqueamento sincronizado 404 para fornecer os sinais de dados sincronizados do segundo grupo de disparo 2C em 544 em sinais de dados sincronizados ~DCl-~DCn em 510. Além disso, os sinais de dados sincronizados do segundo grupo de disparo 2C em 544 são passadas através de transístores de bloqueamento de dados 152 em células de disparo pré-carregadas 150 do segundo grupo de disparo FG2 para fornecer os sinais de dados sincronizados do segundo grupo de disparo 2C em 546 nos sinais de dados sincronizados do segundo grupo de disparo FG2C em 516. Os sinais de dados sincronizados do segundo grupo de disparo 2C em 544 são bloqueados como sinais de dados sincronizados ~DCl-~DCn em 510 conforme o impulso de alta voltagem 540 faz a transição para um nível lógico baixo. Os sinais de dados sincronizados do segundo grupo de disparo 2C em 542 devem 58 manter-se após o impulso de alta voltagem 540 transitar abaixo dos valores limite dos transístores.

Durante a segunda metade do impulso de alta voltagem em 538, os sinais de dados ~Dl-~Dn em 508 incluem os sinais de dados do segundo grupo de disparo 2D em 548. Os sinais de dados do segundo grupo de disparo 2D em 548 são passadas através de transístores de bloqueamento de dados 152, nas células de disparo pré-carregadas 150 do segundo grupo de disparo FG2 que estão ligadas a linhas de dados 422 para fornecer os sinais de dados do segundo grupo de disparo 2D em 550 nos sinais de dados do segundo grupo de disparo bloqueados FG2D em 518. Os sinais de dados sincronizados do segundo grupo de disparo 2C em 546 e os sinais de dados do segundo grupo de disparo 2D em 550 são bloqueados em células de disparo pré-carregadas 150 no segundo grupo de disparo FG2 conforme o impulso de alta voltagem 538 faz a transição para um nível lógico baixo. Os sinais de dados do segundo grupo de disparo 2D em 548 devem manter-se até após o impulso de alta voltagem 538 transitar abaixo dos valores limite de transístores.

Os sinais de endereço são fornecidos para seleccionar um subgrupo de linhas e um sinal S2 em 504 proporciona um impulso de alta voltagem em 552 no sinal de selecção do segundo grupo de disparo FG2 e o sinal de pré-carga do terceiro grupo de disparo FG3. 0 impulso de alta voltagem em 552 liga os transístores de selecção 130 nas células de disparo pré-carregadas 150 do segundo grupo de disparo FG2. No subgrupo de linha endereçada, a capacitância de nó de armazenamento 126 descarrega, se os dados do segundo grupo de disparo bloqueados FG2C em 516 e em FG2D em 518 for alta ou permanecer carregada, e se os dados do segundo grupo de disparo bloqueados FG2C em 516 e FG2D em 518 forem baixos. 59

Nos subgrupos de linha que não são endereçados, as capacitâncias de nó de armazenamento 126 descarregam, independentemente do nível de voltagem dos dados do segundo grupo de disparo bloqueados FG2C em 516 e FG2D em 518. Um impulso de energia é fornecido no sinal de disparo do segundo grupo de disparo para energizar as resistências de disparo 52 acopladas aos comutadores controladores condutores 172 no subgrupo de linhas endereçadas. 0 sinal de sincronização de dados DCLK em 506 proporciona um impulso de alta voltagem em 554 durante a primeira metade do impulso de alta voltagem em 552. Circuito de bloqueamento de sincronização 404 recebe o impulso de elevada voltagem em 554 e passa os sinais de dados ~Dl-~Dn em 508 para fornecer os sinais de dados sincronizados ~DCl-~DCn-em 510.

Durante a primeira metade do impulso de alta voltagem em 552, os sinais de dados ~Dl-~Dn em 508 incluem os sinais de dados sincronizados do terceiro grupo de disparo 3C em 556 que passam através do circuito de bloqueamento de sincronização 404 para fornecer os sinais de dados sincronizados do terceiro grupo de disparo 3C em 558 nos sinais de dados sincronizados ~DC1—DCn em 510. Além disso, os sinais de dados sincronizados do terceiro grupo de disparo 3C em 558 passam através de transístores de bloqueamento de dados 152 nas células de disparo pré-carregadas 150 do terceiro grupo de disparo FG3 para fornecer os sinais de dados sincronizados do terceiro grupo de disparo 3C em 560 nos sinais de dados sincronizados do terceiro grupo de disparo bloqueados FG3C em 520. Os sinais de dados sincronizados do terceiro grupo de disparo 3C em 558 são bloqueados como em sinais de dados sincronizados ~DCl-~DCn em 510, conforme o impulso de alta voltagem 554 transita para um nível lógico baixo. Os sinais 60 de dados sincronizados do terceiro grupo de disparo 3C em 556 devem manter-se até após impulso de alta voltagem 554 transitar abaixo dos valores limite do transístor.

Durante a segunda metade do impulso de alta voltagem em 552, os sinais de dados ~Dl-~Dn em 508 incluem os sinais de dados do terceiro grupo de disparo 3D em 562. Os sinais de dados do terceiro grupo de disparo 3D em 562 passam através dos transístores de bloqueamento de dados 152 em células de disparo pré-carregadas 150 do terceiro grupo de disparo FG3 que estão ligados às linhas de dados 422 para fornecer os sinais de dados do terceiro grupo de disparo 3D em 564 nos sinais de dados do terceiro grupo de disparo FG3D em 522. Os sinais de dados sincronizados do terceiro grupo de disparo 3C em 560 e os sinais de dados do terceiro grupo de disparo 3D em 564 são bloqueados em células de disparo pré-carregadas 150 no terceiro grupo de disparo FG3 como o impulso de alta voltagem 552 faz a transição para um nível lógico baixo. Os sinais de dados do terceiro grupo de disparo 3D em 562 devem manter-se até que o impulso de elevada voltagem 552 transite abaixo dos valores limite do transístor.

Este processo continua até e inclui grupo de disparo FGN que recebe o sinal Sn-1 como um sinal de pré-carga e sinal Sn como um sinal de seleção. O processo repete-se, em seguida, começando com o primeiro grupo de disparo FG1 até a ejecção do fluido estar concluída. A figura 12 é um diagrama esquemático que ilustra uma forma de realização de uma célula de disparo pré-carregada 160 que pode ser usada em circuito de células de disparo de múltiplas taxas de dados, de acordo com a presente invenção. A célula de disparo pré-carregada 160 é semelhante à célula de disparo 61 pré-carregada 120 da Figura 6 e inclui comutador controlador 172, resistência de disparo 52 e a célula de memória de célula de disparo pré-carregada 120. Elementos de célula de disparo pré-carregada 160 que coincide com os elementos de célula de disparo pré-carregada 120 têm os mesmos números que os elementos de célula de disparo pré-carregada 120 e estão electricamente acoplados em conjunto e às linhas de sinal, tal como descrito na descrição da figura 6, com a excepção à porta do transístor de dados 136 estar electricamente acoplado à linha de dados bloqueada 166, que recebe sinais de dados bloqueados -LDATAIN ao invés de ser acoplado à linha de dados 142 que recebe os sinais de dados -DATA. Além disso, os elementos da célula de disparo pré-carregada 160 que coincidem com os elementos da célula de disparo pré-carregada 120 funcionam e operam conforme descrito na descrição da Figura 6. Célula de disparo pré-carregada 160 inclui um transístor de bloqueamento de dados 162 que inclui um circuito de fonte-dreno electricamente acoplado entre linha de dados 164 e e a linha de dados bloqueados 166. Linha de dados 164 recebe os sinais de dados -DATAIN e transístor de bloqueamento de dados 162 bloqueia dados na célula de disparo pré-carregada 160 para fornecer sinais de dados bloqueados -LDATAIN. Sinais de dados -DATAIN e sinais de dados bloqueados -LDATAIN são activos quando baixos, como indicado por til (~) no início do nome de sinal. A porta do transístor de bloqueamento de dados 162 é acoplada electricamente à linha de selecção de dados 170, que recebe um sinal de seleçção de dados DATASEL.

Numa forma de realização, o transístor de bloqueamento de dados 162 é um transístor de tamanho mínimo para minimizar a partilha da carga entre a linha de dados bloqueada 166 e a 62 porta para o nó de fonte do transístor de bloqueamento de dados 162 conforme o sinal de selecção de dados transita de um alto nível de voltagem para um nível de voltagem baixa. Esta partilha de carga reduz os dados bloqueados de nível de elevada voltagem. Além disso, numa forma de realização, o dreno do transístor de bloqueamento de dados 162 determina a capacitância vista na linha de dados 164 quando o sinal de selecção de dados está a um nível de voltagem baixa e um transístor de tamanho mínimo mantém esta baixa capacitância.

Transístor de bloqueamento de dados 162 passa dados de uma linha de dados 164 para uma linha de dados bloqueada 166 e uma capacitância de nó de armazenamento de dados bloqueados 168 através de um sinal de selecção de dados de nível elevado. Os dados são bloqueados na linha de dados bloqueados 164 e a capacitância de nó de armazenamento de dados bloqueados 168, à medida que o sinal de selecção de dados transita de um alto nível de voltagem para um nível de voltagem baixo. A capacitância de nó de armazenamento de dados bloqueados 168 é mostrada por linhas a tracejado, uma vez que faz parte do transístor de dados 136. Alternativamente, um capacitador do transístor de dados 136 pode ser usado para armazenar dados de bloqueados. A capacitância de nó de armazenamento de dados bloqueados 168 é suficientemente grande para se manter substancialmente a um nível elevado à medida que um sinal de selecção de dados transita do sinal de selecção de dados a partir de um nível elevado para um nível baixo. Além disso, a capacitância de nó de armazenamento de dados bloqueados 168 é suficientemente grande para permanecer substancialmente um nível baixo, conforme um impulso de energia é fornecido por meio do sinal de disparo FIRE e um impulso de alta voltagem é fornecida no 63 sinal de selecção SELECT e um impulso de elevada voltagem é providenciada no sinal de pré-carga PRECHARGE. Além disso, 0 transístor de dados 136 é suficientemente pequeno para manter a um nível baixo na capacitância de nó de armazenamento de dados bloqueados 168 conforme a porta do comutador controlador 172 é descarregado é grande o suficiente para descarregar completamente a porta do comutador controlador 172 antes do início de um impulso de energia no sinal de disparo FIRE.

Numa forma de realização de um circuito de células de disparo dupla taxa de dados utilizando células de disparo pré-carregadas 160, cada uma das linhas de selecionar 170 está acoplada electricamente a linhas de pré-carga, um primeiro de sincronização ou um segundo de sincronização. Nalguns grupos de disparo, o primeiro de sincronização é eletricamente acoplado a linhas de selecção de dados 170 nalgumas das células de disparo pré-carregadas e a linha de pré-carga do grupo de grupo de disparo é eletricamente acoplado às linhas de selecção de dados 170 noutras células de disparo pré-carregadas 160. Noutros grupos de disparo, o segundo de sincronização é eletricamente acoplado a linhas de selecção de dados 170 em algumas nas células de disparo pré-carregadas 160 e a linha de pré-carga de grupo de disparo é eletricamente acoplado a linhas de selecção de dados 170 nas outras células de disparo pré-carregadas 160. O primeiro de sincronização inclui um impulso de alta voltagem na primeira metade cada impulso de alta voltagem em sinais de pré-carga de grupos de disparo acoplados ao primeiro de sincronização. O segundo de sincronização inclui um impulso de elevada voltagem na primeira metade cada impulso de alta voltagem nos sinais de pré-carga dos grupos de disparo acoplados ao segundo de sincronização. Assim, nalguns grupos 64 de disparo o primeiro de sincronização e o sinal de pré-carga é bloqueado em dois bits de dados durante cada impulso de alta voltagem no sinal de pré-carga e nos outros grupos de disparo do segundo de sincronização e sinal de pré-carga bloqueado em dois bits de dados durante cada impulso de alta voltagem no sinal de pré-carga. Noutras formas de realização de circuito de células de disparo de múltiplas velocidades de dados que utilizam células de disparo de pré-carga 160, e qualquer número apropriado de sinais de sincronização podem ser usado para bloquear múltiplos bits de dados, tais como três ou mais bits de dados, durante o impulso de alta voltagem de um sinal de pré-carga.

Num circuito de célula de disparo de múltiplas taxas de dados que usa as células de disparo pré-carregadas 160, algumas linhas de dados carregam os nós de linhas de dados bloqueados num grupo de disparo a um tempo, cada grupo de disparo recebe o nivel de voltagem alta no sinal de pré-carga do grupo de disparo. Outras linhas de dados carregam nós de linhas de dados bloqueados num número de grupos de disparo, de onde um número de grupos de disparo recebe o impulso de alta voltagem num sinal de sincronização.

Em operação de célula de disparo pré-carregada 160, os sinais de dados -DATAIN são recebidos por linha de dados 164 e passa para a linha de dados bloqueada 166 e a capacitância de nó de armazenamento de dados bloqueados 168 por meio de transístor de bloqueamento de dados 162, fornecendo um impulso de alta voltagem na linha de selecção de dados 170. Capacitância de nó de armazenamento 126 é pré-carregada através do transístor de pré-carga 128 por meio de um impulso de alta voltagem em linha de pré-carga 132. Transístor de bloqueamento de dados 162 é desligado para fornecer sinais de dados bloqueados 65 -LDATAIN como o impulso de voltagem na linha de selecção de dados 170 transições a partir do alto nivel de voltagem para um nivel de voltagem baixo. Os dados a serem bloqueados em célula de disparo pré-carregada 160 é fornecida ao mesmo tempo o sinal de selecção de dados está a um alto nível de voltagem e mantida até depois da selecção de dados transitar para um sinal de um nível de baixa voltagem. O impulso de alta voltagem nos sinais de selecção de dados ocorre tanto durante o impulso de alta voltagem no sinal de pré-carga ou é o impulso de alta voltagem no sinal de pré-carga. Em contraste, os dados a serem bloqueados na célula de disparo pré-carregado 120 da Figura 6 é fornecido enquanto o sinal de selecção está num alto nível de voltagem.

Numa forma de realização da célula de disparo de pré-carga 160, depois do impulso de alta voltagem na linha de selecção de dados 170, os sinais de endereços -ADDRESS1 e -ADDRESS2 são fornecidos em linhas de endereço 144 e 146 para definir os estados do primeiro transístor de endereço 138 e segundo transístor de endereço 140. Um impulso de voltagem de nível elevado é fornecido na linha de selecção 134 para ligar transístor de selecção 130 e a capacitância de nó de armazenamento 126 descarrega se o transístor de dados 136, o primeiro transístor de endereço 138 e/ou segundo transístor de endereço 140 estiver ligado. Como alternativa, a capacitância de nó de armazenamento 126 mantém-se carregada se o transístor de dados 136, primeiro transístor de endereço 138 e segundo transístor de endereço 140 estão todos desligados. Célula de disparo pré-carregada 160 é uma célula de disparo endereçada se ambos sinais de endereços -ADDRESS1 e -ADDRESS2 forem baixos, e capacitância de nó de armazenamento 126 quer 66 descarregue, se o sinal de dados bloqueado -LDATAIN dados é alto ou permanece carregado se o sinal de dados bloqueado -LDATAIN for baixo. Célula de disparo pré-carregada 160 não é uma célula de disparo endereçada, se pelo menos um dos sinais de -ADDRESS1 e -ADDRESS2 for elevada, e a capacitância de nó de armazenamento 126 descarrega independentemente de o nível de voltagem de sinal de dados bloqueado -LDATAIN. Os primeiros e segundos transístores de endereços 136 e 138 compreendem um descodificador de endereços e, se endereçar a célula de disparo pré-carregada 160, o transístor de dados 136 controla o nível de voltagem na capacitância de nó de armazenamento 126. A figura 13 é um diagrama de sincronização ilustrando a operação de uma forma de realização de um circuito de células de disparo de dupla taxa de dados usando as células de disparo pré-carregadas 160. Cada uma das linhas de selecção de dados 170 está acoplada electricamente a uma linha de pré-carga, um primeiro de sincronização de dados ou um segundo de sincronização de dados. 0 circuito de célula de disparo de dupla taxa de dados inclui um primeiro grupo de disparo FG1, um segundo grupo de disparo FG2, um terceiro grupo de disparo FG3 e outros grupos disparo, até o grupo de disparo FGN. 0 circuito da célula de disparo de dupla taxa de dados recebe sinais pré-carga/selecção S0, Sl, S2 e outros sinais pré-carga/selecção de sinais Sn. A pré-carga/sinais de selecção SO-Sn são usados como sinais de pré-carga e/ou sinais de selecção no circuito de células de disparo de taxa dupla de dados. O primeiro grupo de disparo FG1 recebe sinal S0 em 600 como um sinal de pré-carga e sinal Sl em 602 como um sinal de seleção. O segundo grupo de disparo FG2 recebe o sinal Sl em 67 602 como um sinal de pré-carga e um sinal S2 em 604 como um sinal de selecção. O terceiro grupo de disparo FG3 recebe o sinal S2 em 604 como um sinal de pré-carga e sinal S3 (não mostrado) , como um sinal de selecção e assim por diante, até o grupo de disparo FGN que recebe o sinal Sn-1 (não mostrado) como um sinal de pré-carga e do sinal Sn (não mostrado) como um sinal de selecção. O circuito da célula de disparo de dupla taxa de dados recebe um primeiro sinal de sincronização de dados DCLK1 em 606 através de um primeiro de sincronização de dados e um segundo sinal de sincronização de dados DCLK2 em 608 por meio de um segundo de sincronização de dados. O primeiro de sincronização de dados está acoplado electricamente às linhas de selecção de dados 170 de substancialmente metade das células de disparo pré-carregadas 160 nas células de disparo com números impares, tais como primeiro grupo de disparo FG1 e terceiro grupo de disparo FG3. A linha de pré-carga de cada grupo de disparo está acoplada electricamente às linhas de selecção de dados 170 substancialmente a outra metade das células de disparo pré-carregadas 160 nos grupos de disparo de números impares. O segundo de sincronização de dados está acoplado electricamente a seleccionar os linha de dados 170, de substancialmente metade das células de disparo pré-carregadas 160 em grupos de disparo de números pares, como segundo grupo de disparo FG2 e o quarto grupo de disparo FG4, e a linha de pré-carga de cada grupo de disparo está acoplado electricamente às linhas de selecção de dados 170 substancialmente da outra metade das células de disparo pré-carregadas 160 nos grupos de disparo números pares. O primeiro sinal de sincronização de dados DCLK1 em 606 inclui um impulso de alta voltagem na primeira metade cada 68 impulso de alta voltagem nos sinais de pré-carga de grupos de disparo acoplados ao primeiro de sincronização de dados e o segundo sinal de sincronização de dados DCLK2 em 608 inclui um impulso de alta voltagem na primeira metade cada impulso de alta voltagem nos sinais de pré-carga de grupos de disparo acoplados ao segundo de sincronização de dados. As linhas de dados fornecem sinais de dados ~Dl-~Dn em 610, em que cada uma das linhas de dados fornece um dos sinais de dados ~D1-~Dn em 610 e um primeiro bit de dados durante a primeira metade do impulso de alta voltagem num sinal de pré-carga e um segundo bit de dados durante a segunda metade do impulso de alta voltagem no sinal de pré-carga. Cada linha de dados é electricamente acoplada a células de disparo pré-carregadas 160 em todos os grupos de disparo. Além disso, cada linha de dados está acoplada electricamente a células de disparo pré-carregadas 160 num grupo de disparo que têm linhas de selecção de dados 170 acopladas ao primeiro ou segundo de sincronização de dados e a células de disparo pré-carregada 160 do grupo de disparo que têm linhas de selecção de dados 170 acoplado à linha de pré-carga do grupo de disparo.

Em grupos de disparo com números ímpares o primeiro sinal de sincronização de dados DCLK1 em 606 e um bloqueamento de sinal de pré-carga em dois bits de dados durante cada impulso de alta voltagem no sinal de pré-carga. Em grupos de disparo com numeração par o segundo sinal de sincronização de dados DCLK2 em 608 e um bloqueamento sinal de pré-carga em dois bits de dados durante cada impulso de alta voltagem no sinal de pré-carga. Noutras formas de realização de circuitos de células de múltiplas taxas de dados que utilizam células de disparo de pré-cargas 160, qualquer número apropriado de sinais de sincronização podem ser utilizados para bloquear em 69 múltiplos bits de dados, como três ou mais bits de dados, durante o impulso de alta voltagem de um sinal de pré-carga.

Os grupos de disparo FGl-FGn bloqueiam nos sinais de dados ~Dl-~Dn em 610 para fornecer sinais de dados sincronizados bloqueados e sinais de dados pré-carregados bloqueados, que são usados para ligar comutadores controladores 172 para energizar as resistências de disparo seleccionadas 52. Cada um dos grupos de disparo recebe um sinal de disparo, que inclui impulsos de energia para energizar as resistências de disparo seleccionadas 52. Numa forma de realização, um impulso de energia começa substancialmente para o meio ou extremidade do impulso de alta voltagem no sinal de selecção do grupo de disparo para energizar resistências de disparo seleccionadas 52 no grupo de disparo. O primeiro grupo de disparo FG1 bloqueia sinais de dados ~D1-~Dn em 610 para fornecer sinais de dados sincronizados do primeiro grupo de disparo bloqueados FG1C em 612 e sinais de dados de pré-carga do primeiro grupo de disparo bloqueados FG1 P em 614. O segundo grupo de disparo FG2 bloqueia nos sinais de dados ~Dl-~Dn em 610 para proporcionar sinais de dados sincronizados do segundo grupo de disparo bloqueado FG2C em 616 e sinais de dados de pré-carga do segundo grupo de disparo bloqueados FG2P em 618. O terceiro grupo de disparo FG3 bloqueia em sinais de dados ~Dl-~Dn em 610 para fornecer sinais de dados sincronizados do terceiro grupo de disparo bloqueados FG3C em 620 e sinais de dados de pré-carga do terceiro grupo de disparo bloqueados FG3P em 622. Os outros grupos de disparo também bloqueiam em sinais de dados ~Dl-~Dn em 610 para fornecer sinais de dados sincronizados bloqueados e sinais de dados pré-carregados bloqueados semelhantes a grupos de disparo FG1-GF3. 70

Para iniciar, o sinal SO em 600 proporciona um impulso de alta voltagem em 624 no sinal de pré-carga do primeiro grupo de disparo FG1. Durante a primeira metade do impulso de alta voltagem em 624, o primeiro sinal de sincronização de dados DCLK1 em 606 proporciona um impulso de alta voltagem em 626. Sinais de dados ~Dl-~Dn em 610 inclui os sinais de dados sincronizados do primeiro grupo de disparo 1C em 628, que são passados através de transístores de bloqueamento de dados 162 acoplados ao primeiro de sincronização de dados no primeiro grupo de disparo FG1 para fornecer sinais de dados sincronizados do primeiro grupo de disparo 1C em 630 em sinais de dados sincronizados do primeiro grupos de disparo bloqueados FG1C em 612. Os sinais de dados sincronizados do primeiro grupo de disparo 1C em 630 são bloqueados conforme o impulso de elevada voltagem 626 faz a transição para um nível lógico baixo. Sinais de dados sincronizados do primeiro grupo de disparo 1C em 628 devem manter-se até após o impulso de alta voltagem 626 transições abaixo do limiar dos valores do transístor.

Durante a segunda metade do impulso de alta voltagem em 624, os sinais de dados ~Dl-~Dn em 610 incluem sinais de dados de pré-carga do primeiro grupo de disparo 1 P em 632. Os sinais de dados de pré-carga do primeiro grupo de disparo IP em 632 são passados através de transístores de bloqueamento de dados 162 que são acoplados à linha de pré-carga do primeiro grupo de disparo FG1 para proporcionar os sinais de dados de pré-carga do primeiro grupo de disparo IP em 634 nos sinais de dados de pré-carga do primeiro grupo de disparo FG1P em 614. Os sinais de dados de preá-carga do primeiro grupo de disparo IP em 634 são bloqueados em células de disparo pré-carregadas 160 no primeiro grupo de disparo FG1 à medida que o impulso de alta voltagem 624 faz a transição para um nível 71 lógico baixo. Os sinais de dados de pré-carga do primeiro grupo de disparo IP em 632 devem ser mantidos após alta voltagem de impulso 624 transite abaixo de valores de limiar do transístor.

Os sinais de endereço são fornecidos para seleccionar um subgrupo de linha e sinal SI a 602 proporciona um impulso de alta voltagem em 636 no sinal de selecção do primeiro grupo de disparo FG1 e o sinal de pré-carga do segundo grupo de disparo FG2. 0 impulso de alta voltagem em 636 liga os transístores de selecção 130 nas células de disparo pré-carregadas 160 do primeiro grupo de disparo FG1.

No subgrupo de linha endereçada, as capacitâncias do nó de armazenamento 126 descarregam se os dados do primeiro grupo de disparo bloqueados FG1 C em 612 e em FG1 P em 614 forem altos ou permanecerem carregados se os dados do primeiro grupo de disparo bloqueados FG1C em 612 e FG1P em 614 forem baixos.

Nos subgrupos de linha que não são endereçados, as capacitâncias de nó de armazenamento 126 descarrega independentemente do nível de voltagem dos bloqueados primeiros grupo de disparo bloqueados FG1C em 612 e FG1 P em 614. Um impulso de energia é proporcionada no sinal de disparo do primeiro grupo de disparo para energizar as resistências de disparo 52 acopladas aos comutadores controladores condutores 172 no subgrupo de linha endereçada. 72

Durante a primeira metade do impulso de alta voltagem no 636, o segundo sinal de sincronização de dados DCLK2 em 608 proporciona um impulso de alta voltagem em 638.

Sinais de dados ~Dl-~Dn em 610 que incluem os sinais de dados sincronizados do segundo grupo de disparo 2C em 640, que são passados através de transístores de bloqueamento de dados 162 acoplados ao segundo de sincronização de dados no segundo grupo de disparo FG2 para fornecer os sinais de dados sincronizados do segundo grupo de disparo 2C em 642 nos sinais de dados sincronizados do segundo grupo de disparo bloqueados de sinais de dados bloqueados FG2C em 616.

Os sinais de dados sincronizados do segundo grupo de disparo 2C em 642 são bloqueados como o impulso de alta voltagem 638 transita a um nível lógico baixo. Os sinais de dados sincronizados do segundo grupo de disparo 2C em 640 devem ser mantidos até após o impulso de alta voltagem 638 transitar para abaixo dos valores limite de transístores.

Durante a segunda metade do impulso de alta voltagem em 636, os sinais de dados ~Dl-~Dn em 610 incluem sinais de dados de pré-carga do segundo grupo de disparo 2P em 644. Os sinais de dados de pré-carga do segundo grupo de disparo 2P em 644 são passados através dos transístores de bloqueamento de dados 162 que estão acoplados à linha de pré-carga do segundo grupo de disparo FG2 para fornecer sinais de dados de pré-carga do segundo grupo de disparo 2P em 646 nos sinais de dados de pré-carga do segundo grupo de disparo bloqueados FG2P em 618. Os sinais de dados de pré-carga do segundo grupo de disparo 2P em 646 são bloqueados nas células de disparo de pré-carga 160 no segundo grupo de disparo FG2 como o impulso de alta voltagem 636 que faz a transição para um nível lógico baixo. 73

Os sinais de dados de pré-carga do segundo grupo de disparo 2P em 644 devem ser mantidos até após o impulso de alta voltagem 636 transitar abaixo dos valores limite de transístores.

Sinais de endereços são fornecidos para seleccionar um subgrupo de linhas e sinal S2 em 604 fornece um impulso de alta voltagem em 648 no sinal de selecção do segundo grupo de disparo FG2 e o sinal de pré-carga do terceiro grupo de disparo FG3. O impulso de alta voltagem 648 liga os transístores de selecção 130 nas células de disparo pré-carregadas 160 do segundo grupo de disparo FG2. No subgrupo de linhas endereçadas, as capacitâncias de nó de armazenamento 126 descarrega, se os dados do segundo grupo de disparo bloqueados FG2C em 616 e FG2P em 618 forem elevados ou permanecerem carregados se os dados do segundo grupo de disparo bloqueados FG2C em 616 e FG2P em 618 forem baixos. Os subgrupos de linha que não são endereçados, as capacitâncias de nó de armazenamento 126 descarregam independentemente do nível de voltagem dos dados do segundo grupo de disparo bloqueados FG2C em 616 e FG2P em 618. Um impulso de energia é fornecido no sinal de disparo do segundo grupo de disparo para energizar as resistências de disparo 52 acopladas aos comutadores controladores condutores 172 e no subgrupo de linhas endereçadas.

Durante a primeira metade do impulso de alta voltagem em 648, o sinal de sincronização de primeiros dados DCLK1 em 606 fornece um impulso de alta voltagem em 650. Sinais de dados ~Dl-~Dn em 610 incluem os sinais de dados sincronizados do terceiro grupo de disparo 3C em 652, que são passados através de transístores de bloqueamento de dados 162 acoplados ao primeiro de sincronização de dados no terceiro grupo de 74 disparo FG3 para fornecer os sinais de dados sincronizados do terceiro grupo de disparo 3C em 654 no sinal de dados sincronizados do terceiro grupo de disparo bloqueados FG3C em 620. Os sinais de dados sincronizados do terceiro grupo de disparo 3C em 654 são bloqueados tal como o impulso de alta voltagem 650 transita a um nivel lógico baixo. Os sinais de dados sincronizados do terceiro grupo de disparo 3C em 652 devem ser mantidos até após o impulso de alta voltagem 650 transitar abaixo do limiar dos valores do transístor.

Durante a segunda metade do impulso de alta voltagem em 648, os sinais de dados ~Dl-~Dn em 610 incluem sinais de dados de pré-carga do terceiro grupo de disparo 3P em 656. Os sinais de dados de pré-carga do terceiro grupo de disparo 3P em 656 são passados através de transístores de bloqueamento de dados 162 que são acoplados à linha de pré-carga do terceiro grupo de disparo FG3 para fornecer os sinais de dados de pré-carga do terceiro grupo de disparo 3P em 658 nos sinais de dados de pré-carga do terceiro grupo de disparo bloqueados FG3P em 622. Os sinais de dados de pré-carga do terceiro grupo de disparo 3P em 658 são bloqueados em células de disparo pré-carregadas 160 no terceiro grupo de disparo FG3 conforme impulso de alta voltagem 648 transições para um nível lógico baixo. Os sinais de dados de pré-carga do terceiro grupo de disparo 3P em 656 deve ser mantida até depois do impulso de alta voltagem 648 transições abaixo dos valores limite de transístores.

Este processo continua até e inclui o grupo de disparo FGN que recebe o sinal de Sn-1 como um sinal de pré-carga e sinal Sn como um sinal de selecção. O processo repete-se, começando com o primeiro grupo de disparo FG1 até que a ejecção do fluido esteja concluída. 75 A figura 14 é um diagrama esquemático que ilustra uma forma de realização de duas células de disparo pré-carregada de transístor de dois passos 180 de acordo com a presente invenção. A célula de disparo pré-carregada 180 pode ser utilizada com a célula de disparo pré-carregada 160 da Figura 12 em circuitos de célula de disparo de múltiplas taxas de dados. Numa forma de realização de um circuito de disparo de múltiplas taxas de dados que utiliza apenas as células de disparo pré-carregadas 160 da Figura 12, algumas linhas de dados carregam nós de linha de dados bloqueados acoplados aos transístores de bloqueamento 162 que recebem um impulso de alta voltagem num sinal de sincronização de dados, incluindo nós de dados bloqueados em todos os grupos de disparo que recebem o sinal de sincronização de dados. Nestes circuitos de células de disparo de taxa de múltiplos dados, as duas células de disparo pré-carregadas de transístor de dois passos 180 pode ser usado no lugar de células de disparo pré- carregadas 160 que recebem os sinais de sincronização de dados. Duas células de disparo pré-carregadas de transístor de dois passos 180 reduzem a capacidade linha de dados, de tal forma que as linhas de dados carregam nós de linha de dados bloqueados apenas no grupo de disparo que recebe um impulso de alta voltagem no sinal de pré-carga do grupo de disparo. A célula de disparo pré-carregada 180 é semelhante à célula de disparo pré-carregada 120 da Figura 6 e inclui comutador controlador 172, resistência de disparo 52 e a célula de memória de célula de disparo pré-carregada 120. Elementos da célula de disparo pré-carregada de disparo de célula pré-carregada 180 que coincidem com elementos da célula de disparo pré-carregada 120 têm os mesmos números que os elementos da célula de célula de disparo pré-carregada 120 e 76 estão electricamente acoplados em conjunto e às linhas de sinal, tal como descrito na descrição da figura 6, com a excepção de que a porta do transístor de dados 136 é acoplado electricamente à linha de dados bloqueadas 182 que recebe o sinal de dados bloqueados -LDATAIN em vez de ser acoplada à linha de dados 142, que recebe o sinal de dados -DATA. Além disso, elementos de célula de disparo pré-carregada 180 que coincidem com os elementos na célula de disparo pré-carregada 120 funcionam e operam como descrito na descrição da Figura 6 . Célula de disparo pré-carregada 180 inclui um transístor de bloqueio de dados sincronizados 184 e um transístor de passagem de pré-carga 186. O transístor de bloqueamento de dados sincronizados 184 inclui um circuito de fonte-dreno acoplado electricamente entre o circuito de fonte-dreno de transístor de passagem de pré-carga 186 e linha de dados bloqueada 182. O caminho fonte-dreno de transístor de passagem de pré-carga 186 é electricamente acoplado entre o circuito de fonte-dreno do transístor bloqueado de dados sincronizados 184 e a linha de dados 188. A porta de transístor de bloqueamento de dados 184 está acoplado electricamente a linha de sincronização de dados 190, que recebe um sinal de sincronização de dados DCLK e a porta de transístor de passagem de pré-carga 186 está acoplado electricamente a linha de pré-carga 132, que recebe o sinal de pré-carga PRECHARGE. O sinal de sincronização de dados DCLK em 190 inclui um impulso de alta voltagem durante o impulso de alta voltagem no sinal de pré-carga PRECHARGE. Linha de dados 188 recebe sinais de dados -DATAIN e transístor bloqueador de dados sincronizados 184 bloqueia dados para a célula de disparo pré-carregada 180 para fornecer sinais de dados bloqueados -LDATAIN. Sinais de dados 77 -DATAIN e sinais de dados bloqueados -LDATAIN são activos quando em baixo como indicado pelo til (~) no inicio do nome do sinal.

Linha de dados 188 recebe sinais de dados ~DATAIN e transístor de passagem de pré-carga 186 passa dados da linha de dados 188 para o transístor de bloqueamento de sincronização 184 por meio de um impulso de alta voltagem no sinal de pré-carga. Transístor de bloqueamento temporizado 184 passa os dados para a linha de dados bloqueados 182 e a capacitância do nó de armazenamento de dados bloqueados 192 por meio de um impulso de alta voltagem no sinal de sincronização de dados. 0 impulso de alta voltagem no sinal de sincronização de dados ocorre durante o impulso de alta voltagem no sinal de pré-carga.

Os dados são bloqueados na linha de dados bloqueada 182 e a capacitância de nó de armazenamento de dados bloqueados 192 tal como as transições do sinal de sincronização de dados a partir de uma voltagem elevada para um nível de voltagem baixo. A capacitância de nó de armazenamento de dados bloqueados 192 é mostrada em linhas a tracejado, uma vez que faz parte do transístor de dados 136. Alternativamente, um capacitador separado de transístor de dados 136 pode ser usado para armazenar dados de bloqueamento. A capacitância de nó de armazenamento de dados bloqueados 192 é suficientemente grande para manter substancialmente a um nível elevado conforme o sinal de sincronização de dados transita partir de um nível elevado para um nível baixo. Além disso, a capacitância de nó de armazenamento de dados bloqueados 192 é grande suficiente para permanecer a um nível substancialmente baixo quanto um impulso de energia é 78 fornecido por meio do sinal de disparo FIRE e um impulso de alta voltagem é fornecida no sinal de selecção SELECT e um impulso de alta voltagem é fornecida no sinal de pré-carga PRECHARGE. Adicionalmente, o transístor de dados 136 é suficientemente pequena para manter um baixo nível na capacitância de nó de armazenamento de dados bloqueados 192 como a porta de comutador controlador 172 é descarregada e grande o suficiente para descarregar completamente a porta do comutador controlador 172 antes do início de um impulso de energia no sinal de disparo FIRE.

Numa forma de realização de um circuito de célula de disparo de dupla taxa de dados usando células de disparo pré- carregadas 160 e células de disparo pré-carregadas de transístor de dois passos 180, cada grupo de disparo inclui substancialmente a metade células de disparo pré-carregadas 160 e substancialmente a metade das células de disparo pré-carregadas de transístor passa 180. As linhas de selecção de dados 170 de todas as células de disparo pré-carregadas 160 em um grupo de disparo são electricamente acopladas à linha de pré-carga desse grupo de disparo. Além disso, os transístores de passagem de pré-carga 186, de todas as células de disparo pré-carregadas 180 num grupo de disparo são electricamente acoplados à linha de pré-carga desse grupo de disparo. Um primeiro de sincronização está acoplado electricamente a todas as linhas de dados temporizadas 190 em células de disparo pré-carregadas 180, em alguns grupos de disparo e um segundo de sincronização está acoplado electricamente a todas as linhas de sincronização de dados 190 em células de disparo pré-carregadas 180, em outros grupos de disparo. O primeiro de sincronização inclui um impulso de alta voltagem na primeira metade cada impulso de alta voltagem em sinais de pré-carga de grupos de disparo 79 acoplado ao primeiro de sincronização. 0 segundo de sincronização inclui um impulso de elevada voltagem na primeira metade cada impulso de alta voltagem no sinal de pré-carga dos grupos de disparo acoplados ao segundo de sincronização. Assim, em alguns grupos de disparo o primeiro de sincronização e o sinal de pré-carga bloqueiam em dois bits de dados durante cada impulso de elevada voltagem no sinal de pré-carga e em outros grupos de disparo o segundo de sincronização e bloqueamento de sinal de pré-carga em dois bits de dados durante cada impulso de alta voltagem no sinal de pré-carga. Neste circuito de célula de disparo de múltiplas taxas de dados que utiliza células de disparo pré-carregadas 160 e duas células de disparo pré-carregadas de transístores de dois passos 160, linhas de dados carregam nós de linha de dados bloqueados no grupo de disparo recebendo um sinal de pré-carga de alto nível de voltagem.

Em operação de célula de disparo pré-carregada 180, o sinal de dados -DATAIN é recebido pela linha de dados 188 e passado para transístor bloqueia dados de sincronização 184 através de transístor de passagem de pré-carga 186, fornecendo um impulso de alta voltagem no sinal de pré-carga. Transístor bloqueia dados de sincronização 184 passa os dados para a linha de dados sincronizada 182 e capacitância de nó de armazenamento de dados bloqueados 192 por meio de um impulso de alta voltagem no sinal de sincronização de dados. O impulso de alta voltagem no sinal de sincronização de dados ocorre durante o impulso de alta voltagem no sinal de pré-carga . A capacitância de nó de armazenamento 126 é pré-carregada através de transístor de pré-carga 128, através do impulso de alta voltagem no sinal de pré-carga. Transístor de 80 bloqueamento de sincronização de dados 184 é desligado para fornecer sinais de dados bloqueados -LDATAIN como impulso de alta voltagem no sinal de sincronização de dados transita de alto nível de voltagem para um nível de voltagem baixo. Os dados são bloqueados na célula de disparo pré-carregada 180 são fornecidos ao mesmo tempo o sinal de sincronização de dados está a um nível de voltagem alta e mantida até depois do sinal de sincronização de dados para um nível de voltagem baixo, o que ocorre durante o impulso de alta voltagem no sinal de pré-carga. Em contraste, os dados a serem bloqueados em célula de disparo pré-carregada 120 da Figura 6 são fornecidos enquanto o sinal de selecção está a um alto nível de voltagem.

Numa forma de realização da célula de disparo de pré-carga 180, após o impulso de alto nível de voltagem no sinal de sincronização de dados, os sinais de endereçamento -ADDRESS1 -ADDRESS2 são fornecidos em linhas de endereço 144 e 146 para definir os estados de primeiro transístor de endereço 138 e segundo transístor de endereço 140. Um impulso de alta voltagem é proporcionado na linha de selecção 134 para ligar transístor de selecção 130 e capacitância nó de armazenamento 126 descarrega, se o transístor de dados 136, o primeiro transístor de endereço 138 e/ou o segundo transístor de endereço 140 estiver ligado. Alternativamente, capacitância nó de armazenamento 126 permanece carregada se o transístor de dados 136, o primeiro transístor de endereço 138 e segundo transístor de endereço 140 estão todas desligadas. Célula de disparo pré-carregada 180 é uma célula de disparo endereçada se ambos os sinais de endereços -ADDRESS1 e -ADDRESS2 são baixos, e capacitância de nó 126 ou descarrega, se o sinal de dados bloqueado -LDATAIN for elevado ou se 81 mantém carregada se o sinal de dados bloqueado -LDATAIN for baixo. A célula de disparo pré-carregada 180 não é uma célula de disparo endereçada, se pelo menos um dos sinais de endereços -ADDRESS1 e -ADDRESS2 for alta, e capacitância de nó de armazenamento 126 descarrega, independentemente do nível de voltagem de sinal de dados bloqueados -LDATAIN. Os primeiros e segundos transístores de endereços 136 e 138 compreendem um descodificador de endereços e, se célula de disparo pré-carregada 180 é endereçada, transístor de dados 136 controla o nível de voltagem na capacitância de nó de armazenamento 126. A Figura 15 é um diagrama de sincronização ilustrando a operação de uma forma de realização de um circuito de célula de disparo de dupla taxa de dados que usa células de disparo pré-carregadas 160 e duas células de disparo pré-carregadas de transístores de dois passos 180. Circuito de célula de disparo de dupla taxa de dados inclui uma pluralidade grupos de disparo e cada grupo de disparo inclui substancialmente meias células de disparo pré-carregadas 160 e substancialmente a metade células de disparo pré-carregadas de transístor de dois passos 180. O circuito da célula de disparo de dupla taxa de dados inclui um primeiro grupo de disparo FG1, um segundo grupo de disparo FG2, um terceiro grupo de disparo FG3 e outros grupos de disparo, até ao grupo de disparo FGn. O circuito da célula de disparo de dupla taxa de dados recebe sinais pré-carga/selecção S0, Sl, S2 e outros sinais pré-carga/selecção, até Sn. O primeiro grupo de disparo FG1 recebe os sinais S0 em 700 como um sinal de pré carga e o sinal Sl em 702 como um sinal de selecção. O segundo grupo de disparo FG2 recebe o sinal Sl em 702 como um sinal de pré-carga e o sinal S2 em 82 704 como um sinal de selecção. 0 terceiro grupo de disparo FG3 recebe o sinal S2 em 704 como um sinal de pré-carga e o sinal S3 (não mostrado) como um sinal de selecção e assim por diante, até o grupo de disparo FGn que recebe o sinal Sn-1 (não mostrada) como um sinal de pré-carga e o sinal Sn (não mostrado), como um sinal de selecção. O circuito da célula de disparo de dupla taxa de dados recebe um primeiro sinal de sincronização de dados DCLK1 em 706 através de um primeiro de sincronização de dados e um segundo sinal de sincronização de dados DCLK2 em 708 por meio de um segundo de sincronização de dados. O primeiro de sincronização de dados está acoplado electricamente a todas as linhas de dados de sincronização 190 em células de disparo pré-carregadas 180 em grupos de disparo impares de disparo, tais como primeiro grupo de disparo FG1 e o terceiro grupo de disparo FG3. O segundo de sincronização de dados está acoplado electricamente a todas as linhas de sincronização de dados 190 em células de disparo pré-carregadas 180 em grupos de disparo com pares, tais como segundo grupo de disparo FG2 e quarto grupo de disparo FG4. As linhas de selecção de dados 170 de todas as células de disparo pré-carregadas 160 no grupo de disparo estão electricamente acoplado à linha de pré-carga do grupo de disparo. Além disso, os transístores de passagem de pré-carga 186, de todas as células de disparo pré-carregadas 180, num grupo de disparo, são electricamente acopladas à linha de pré-carga desse grupo de disparo. O primeiro sinal de sincronização de dados DCLK1 em 706 inclui um impulso de alta voltagem na primeira metade cada impulso de alta voltagem nos sinais de pré-carga dos grupos de disparo acoplados ao primeiro de sincronização de dados e o segundo sinal de sincronização de dados DCLK2 em 708 inclui 83 um impulso de alta voltagem na primeira metade cada impulso de alta voltagem nos sinais de pré-carga de grupos de disparo acoplados ao segundo de sincronização de dados. As linhas de dados fornecem sinais de dados ~Dl-~Dn em 710, em que cada uma das linhas de dados fornece um dos sinais de dados ~D1-~Dn em 710 e num primeiro bit de dados durante a primeira metade do impulso de alta voltagem num sinal de pré-carga e um segundo bit de dados durante a segunda metade do impulso de alta voltagem no sinal de pré-carga. Cada linha de dados é electricamente acoplada a células de disparo pré-carregadas 160 de transístor de dois passos 180 em cada um dos grupos de disparo FGl-FGn.

Em grupos de disparo impares o primeiro sinal de sincronização de dados DCLK1 em 706 e um de sinal de pré-carga bloqueia em dois bits de dados durante cada impulso de alta voltagem no sinal de pré-carga. Em grupos de disparo de número par o segundo sinal de sincronização de dados DCLK2 em 708 e um sinal de pré-carga bloqueiam em dois bits de dados durante cada impulso de alta voltagem no sinal de pré-carga. Noutras formas de realização de circuitos de células de disparo de múltiplas taxas de dados que utilizam as células de disparo de pré-carga 160 e as células de disparo pré-carregadas do transistor de dois passos 180, qualquer número apropriado de sinais de sincronização de dados podem ser utilizados para bloquear em múltiplos bits de dados, tais como três ou mais bits de dados, durante o impulso de alta voltagem de um sinal de pré-carga.

Os grupos de disparo FGl-FGn bloqueiam nos sinais de dados ~Dl-~Dn em 710 a fornecer sinais de dados sincronizados bloqueados e sinais de dados de pré-carga bloqueados que são usados para ligar comutadores controladores 172 para 84 energizar as resistências de disparo 52. Cada um dos grupos de disparo recebe um sinal de disparo, que inclui impulsos de energia para energizar as resistências de disparo seleccionadas 52. Numa forma de realização, um impulso de energia começa substancialmente no meio ou no fim do impulso de alta voltagem no sinal de selecção do grupo de disparo para energizar as resistências de disparo seleccionadas 52 no grupo de disparo. 0 primeiro grupo de disparo FG1 bloqueia em sinais de dados ~D1—Dn em 710 para fornecer sinais de dados sincronizados do primeiro grupo de disparo bloqueados FG1C em 712 e sinais de dados de pré-carga do primeiro grupo de disparo bloqueados FG1 P em 714. O segundo grupo de disparo FG2 bloqueia em sinais de dados ~Dl-~Dn em 710 para proporcionar sinais de dados sincronizados do segundo grupo de disparo bloqueados FG2C em 716 e sinais de dados de pré-carga do segundo grupo de disparo bloqueados FG2P em 718. O terceiro grupo de disparo FG3 bloqueia nos sinais de dados ~Dl-~Dn em 710 para fornecer sinais de dados bloqueados do terceiro grupo de disparo bloqueados FG3C em 720 e bloqueamento e sinais de dados de pré-carga do terceiro grupo de disparo bloqueados FG3P em 722. Os outros grupos de disparo também bloqueiam em sinais de dados ~Dl-~Dn em 710 para fornecer sinais de dados sincronizados bloqueados e sinais de dados de pré-carga bloqueados semelhantes aos grupos de disparo FG1-GF3. O sinal S0 em 700 proporciona um impulso de alta voltagem em 724 no sinal de pré-carga do primeiro grupo de disparo FG1. Durante a primeira metade do impulso de alta voltagem em 724, o primeiro sinal de sincronização de dados DCLK1 em 706 proporciona um impulso de alta voltagem em 726. Sinais de dados ~Dl-~Dn em 710 incluem sinais de dados sincronizados do 85 primeiro grupo de disparo 1C em 728, que são passados através de transístores de passar de pré-carga 186 acoplado à linha de pré-carga do primeiro grupo de disparo FG1 e transístores bloqueio de dados sincronizados 184 acoplado ao primeiro de sincronização de dados no primeiro grupo de disparo FG1 para fornecer sinais de dados sincronizados do primeiro grupo de disparo 1C em 730 em sinais de dados sincronizados do primeiro grupo de disparo bloqueados FG1C em 712. Sinais de dados sincronizados do primeiro grupo de disparo 1C em 730 são bloqueados tal como o impulso de alta voltagem 726 transições para um nível lógico baixo. Sinais de dados sincronizados do primeiro grupo de disparo 1C em 728 devem manter-se até depois do impulso de alta voltagem 726 transições abaixo dos valores limite de transístores.

Durante a segunda metade do impulso de alta voltagem em 724, os sinais de dados ~Dl-~Dn em 710 incluem os sinais de dados de pré-carga do primeiro grupo de disparo IP em 732. Os sinais de dados de pré-carga do primeiro grupo de disparo 1 P em 732 são passados através de transístores de bloqueamento de dados 162 que são acoplados à linha de pré-carga do primeiro grupo de disparo FG1 para fornecer os sinais de dados de pré-carga do primeiro grupo de disparo um P em 734 nos sinais de dados de pré-carga do primeiro grupo de disparo bloqueados FG1 P em 714. Os sinais de dados de pré-carga do primeiro grupo de disparo 1 P em 734 são bloqueados nas células de disparo pré-carregadas 160 no primeiro grupo de disparo FG1 como o impulso de alta voltagem 724 faz a transição para um nível lógico baixo. Os sinais de dados de pré-carga do primeiro grupo de disparo IP em 732 deve ser mantida até após alta voltagem de impulso 724 transitar abaixo dos valores limites do transístor. 86

Os sinais de endereço são fornecidos para seleccionar um subgrupo de linha e o sinal SI em 702 proporciona um impulso de alta voltagem em 736 no sinal de selecção do primeiro grupo de disparo FG1 e o sinal de pré-carga do segundo grupo de disparo FG2. 0 impulso de alta voltagem em 736 liga os transístores seleccionados 130 nas células de disparo pré-carregadas 160 e transístores seleccionados 130 nas células de disparo pré-carregadas 180 do primeiro grupo de disparo FG1. No subgrupo de linha endereçada, as capacitâncias nó de armazenamento 126 ou descarrega se os dados do primeiro grupo de disparo bloqueado FG1 C em 712 e FG1 P em 714 é alta ou permanece carregada se os dados do primeiro grupo de disparo de bloqueio FG1 C em 712 e FG1 P em 714 fora baixa. Nos subgrupos de linha que não são endereçados, as capacitâncias de nó de armazenamento 126, descarrega independentemente do nível de voltagem dos dados do primeiro grupo de disparo bloqueado FG1 C em 712 e FG1P em 714. Um impulso de energia é fornecido no sinal de disparo do primeiro grupo de disparo para energizar resistências de disparo 52 acopladas aos comutadores controladores condutores 172 no subgrupo de linhas endereçadas.

Durante a primeira metade do impulso de alta voltagem em 736, do segundo sinal de sincronização de dados DCLK2 em 708 proporciona um elevado impulso de voltagem em 738. Sinais de dados ~D1—Dn em 710 incluem os sinais de dados sincronizados do segundo grupo de disparo 2C em 740 que são passados através de transístores de passagem de pré-carga 186 acoplado à linha de pré-carga do segundo grupo de disparo FG2 e transístores de bloqueamento de dados sincronizados 184 acoplados ao segundo de sincronização de dados segundo grupo de disparo FG2 para proporcionar os sinais de dados sincronizados do segundo grupo de disparo 2C em 742 nos 87 sinais de dados sincronizados do segundo grupo de disparo bloqueados FG2C em 716. Os sinais de dados sincronizados do segundo grupo de disparo 2C em 742 são bloqueados como o impulso de elevada voltagem 738 faz a transição para um nível baixo lógico. Os sinais de dados sincronizados do segundo grupo de disparo 2C em 740 devem ser mantidos até após o impulso de alta voltagem 738 transições abaixo dos limites do transístor.

Durante a segunda metade do impulso de alta voltagem em 736, os sinais de dados ~Dl-~Dn em 710 incluem os sinais de dados de pré-carga do segundo grupo de disparo 2P em 744. Os sinais de dados de pré-carga do segundo grupo de disparo 2P sinais em 744 são passados através de transístores de bloqueamento de dados 162 que estão acoplados à linha de pré-carga do segundo grupo de disparo FG2 para fornecer os sinais de dados de pré-carga do segundo grupo de disparo 2P em 746 nos sinais de dados de pré-carga do segundo grupo de disparo bloqueado FG2P em 718. Os sinais de dados de pré-carga do segundo grupo de disparo 2P em 746 são bloqueados nas células de disparo pré-carregadas 160 no segundo grupo de disparo FG2 como o impulso de alta voltagem 736 faz a transição para um nível lógico baixo. Os sinais de dados de pré-carga do segundo grupo de disparo 2P em 744 devem manter-se até após o impulso de alta voltagem 736 transições abaixo dos valores limite de transístores.

Os sinais de endereço são fornecidos para seleccionar um subgrupo de linha e sinal S2 em 704 fornecer um impulso de alta voltagem no 748 no sinal de selecção do segundo grupo de disparo FG2 e o sinal de pré-carga do terceiro grupo de disparo FG3. O impulso de alta voltagem em 748 liga os transístores seleccionados 130 nas células de disparo pré- 88 carregadas 160 e transístores de selecção 130 nas células de disparo pré-carregadas 180 do segundo grupo de disparo FG2. No subgrupo de linha endereçada, as capacitâncias de nó de armazenamento 126 descarregam se os dados do segundo grupo de disparo bloqueados FG2P em 718 é alto ou permanece carregado se os dados do segundo grupo de disparo bloqueados FG2C em 716 e FG2P em 718 forem baixos. Nos subgrupos de linha que não são endereçados, a capacitância de nó de armazenamento 126, descarrega independentemente do nível de voltagem dos dados do segundo grupo de disparo bloqueado FG2C em 716 e FG2P em 718. Um impulso de energia é fornecido no sinal de disparo do primeiro grupo de disparo para energizar as resistências de disparo 52 acopladas aos comutadores controladores condutores 172 no subgrupo de linhas endereçadas.

Durante a primeira metade do impulso de alta voltagem no 748, o primeiro sinal de sincronização de dados DCLK1 em 706 proporciona um impulso de alta voltagem em 750. Isto liga os transístores de bloqueio de dados sincronizados 184 em grupos de disparo ímpares, incluindo os transístores de bloqueamento de dados de sincronização 184 no primeiro grupo de disparo FG1. Como os transístores de bloqueamento de dados de sincronização 184 no primeiro grupo de disparo FG1 liga, os dados no sinal de dados sincronizados do primeiro grupo de disparo bloqueado FG1C em 712 torna-se indeterminado em 752.

Os sinais de dados ~Dl-~Dn em 710 incluem os sinais de dados sincronizados do terceiro grupo de disparo 3C em 754 que passam através dos transístores de passar de pré-carga 186 acopladas à linha de pré-carga do terceiro grupo de disparo FG3 e transístores de bloqueamento de dados sincronizados 184 acoplados ao primeiro de sincronização de dados no terceiro 89 grupo de disparo FG3 para fornecer os sinais de dados sincronizados do terceiro grupo de disparo 3C em 756 nos sinais de dados sincronizados do terceiro grupo de disparo bloqueados FG3C em 720. Os sinais de dados sincronizados do terceiro grupo de disparo 3C em 754 bloqueiam conforme o impulso de alta voltagem 750 transita a um baixo nivel lógico. Os sinais de dados sincronizados do terceiro grupo de disparo 3C em 754 deve manter-se após o impulso de alta voltagem devem transitar para valores limite do transístor.

Durante a segunda metade do impulso de alta voltagem em 748, os sinais de dados ~Dl-~Dn em 710 incluem os sinais de dados de pré-carga do terceiro grupo de disparo 3P em 758. Os sinais de dados de pré-carga do terceiro grupo de disparo 3P em 758 são passados através de transístores de bloqueamento de dados 162 que sao acoplados à linha de pré-carga do terceiro grupo de disparo FG3 para fornecer os sinais de dados de pré-carga do terceiro grupo de disparo 3P em 760 nos sinais de dados de pré-carga do terceiro grupo de disparo bloqueado FG3P em 722. Os sinais de dados de pré-carga do terceiro grupo de disparo 3P em 760 são bloqueados em células de disparo pré-carregadas 160 no terceiro grupo de disparo FG3 conforme o impulso de alta voltagem 748 transita a um nível lógico baixo. Os sinais de dados de pré-carga do terceiro grupo de disparo 3P em 758 devem manter-se até depois do impulso de alta voltagem 748 transitar para abaixo dos valores limite de transístores.

Durante a primeira metade um impulso de alta voltagem no sinal S3 (não mostrado), o segundo sinal de sincronização de dados DCLK2 em 708 fornece um impulso de alta voltagem, indicada em 762. Este liga os transístores de bloqueio de dados sincronizados 184 em grupos de disparo de número par 90 incluindo os transístores de bloqueamento de dados sincronizados 184 no segundo grupo de disparo FG2. Como os transístores de bloqueamento de dados sincronizados 184 no segundo grupo de disparo FG2 liga, os dados no sinal de dados sincronizados do segundo grupo de disparo bloqueados FG2C em 716 tornam-se indeterminados em 764. 0 processo continua e inclui grupo de disparo FGn que recebe o sinal Sn-1, tal como um sinal de pré-carga e sinal Sn como um sinal de selecção. 0 processo repete-se, em seguida, começando com o primeiro grupo de disparo FG1 até que o fluido de ejecção esteja concluído.

Embora formas de realização específicas tenham sido ilustradas e descritas neste documento, pretende-se que esta invenção seja limitada apenas pelas reivindicações 26-11-2012 91

Claims

REIVINDICAÇÕES 1. Dispositivo de ejecção de fluido (22) que compreende pelo menos: um primeiro grupo (402) de células de disparo (150, 160, 180) o primeiro grupo tem uma primeira linha de disparo (124, 412), adaptado para conduzir um primeiro sinal de energia incluindo os primeiros impulsos de energia, as linhas de dados (DATAIN, ~Dl-~Dn, ~DCl-~DCn) aptos a conduzir sinais de dados que representam uma imagem, cada célula de disparo compreendendo um circuito de bloqueio para bloquear os sinais de dados e os primeiros geradores de gotas configurados para responder ao primeiro sinal de energia para ejectar o fluido baseado nos sinais de dados bloqueados, um segundo grupo de células de disparo o segundo grupo tem uma segunda linha de disparo apta para conduzir um segundo sinal de energia incluindo segundos impulsos de energia, linhas de dados aptas para conduzir os sinais de dados, que representam uma imagem, cada célula de disparo compreende circuitos de bloqueio para bloquear os sinais de dados, e os segundos geradores de gotas configurados para responder ao segundo sinal de energia para ejectar um fluido com base nos sinais de dados de bloqueamento, em que algumas das células de disparo de cada grupo tem os comutadores (418) controlados por sinais de sincronização, os comutadores são dispostos para atribuir alguns sinais de dados para algumas das referidas células de disparo com base nos sinais de sincronização, os outros sinais de dados são de outro modo atribuídos a outros de células de disparo. 1
2. Dispositivo de ejecção de fluido da reivindicação 1, em que um dos primeiros impulsos de energia inclui um tempo de início e um tempo de fim e um dos segundos impulsos de energia é iniciado entre o tempo de início e tempo de fim.
3. Dispositivo de ejecção de fluido da reivindicação 1, em que a primeira linha de disparo é isolada electricamente da segunda linha de disparo.
4. Dispositivo de ejecção de fluido da reivindicação 1, (22), em que cada célula de disparo (150, 160, 180) compreende: uma resistência de disparo (52); um comutador controlador (172) configurado para permitir que a resistência de disparo responda ao sinal de energia; um primeiro comutador de dados (152, 162, 184) configurado para receber um referido sinal de dados e para bloquear o sinal de dados para fornecer um sinal de dados bloqueado; e um segundo comutador de dados (136) configurado para receber o sinal de dados bloqueado e controlar o comutador de accionamento para permitir que a resistência de disparo responda ao sinal de energia e para aquecer o fluido de aquecimento para ser ejectado com base no sinal de dados bloqueado.
5. Dispositivo de ejecção de fluido da reivindicação 4, em que em algumas das células de disparo referidas, o primeiro comutador de dados (152, 162) está configurado para 2 bloquear os sinais de dados com base no sinal de sincronização; e as outras referidas células de disparo, o primeiro comutador de dados (152, 162) está configurado para bloquear os sinais de dados através de um sinal de pré-carga.
6. Dispositivo de ejecção de fluido da reivindicação 5, em que algumas das referidas células de disparo compreendem um terceiro comutador de dados (186) configurado para transmitir os sinais de dados para o primeiro comutador de dados com base no sinal de pré-carga.
7. Método de funcionamento de um dispositivo de ejecção de fluido (22), o dispositivo de ejecção de fluido compreende um primeiro grupo (402) de células de disparo (150, 160, 180) o primeiro grupo tem uma primeira linha de disparo (124, 412) linhas de dados (DATAIN, ~D1—Dn, DCl-~DCn) aptos para conduzir os sinais de dados, que representam uma imagem, cada uma das célula de disparo compreende um circuito de bloqueamento e dos primeiros geradores de gotas configurados para ejectar o fluido, um segundo grupo de células de disparo o segundo grupo tem uma segunda linha de disparo, as linhas de dados aptas para conduzir os sinais de dados que representam uma imagem, cada célula de disparo compreende um circuito de bloqueamento e segundos geradores de gotas configurados para ejectar o fluido com base nos sinais de dados de bloqueamento, em que algumas das células de disparo de cada grupo têm os comutadores (418) ligados a uma linha temporizada, o método compreende: 3 condução de um primeiro sinal de energia incluindo os primeiros impulsos de energia por meio de uma primeira linha de disparo (124, 412) para as células de disparo do primeiro grupo; condução de um segundo sinal de energia incluindo impulsos de energia por meio de uma segunda linha de disparo para as células de disparo do segundo grupo, e dentro de cada grupo conduzir os sinais de dados por meio de linhas de dados, e condução de um sinal de sincronização por meio da linha temporizada para os referidos comutadores de algumas das referidas células, os referidos comutadores das referidas algumas das células de disparo atribuindo alguns sinais de dados a algumas das células para serem bloqueadas com base nos sinais de sincronização, outros dos sinais de dados a serem de outro modo atribuídos a outros de células a serem bloqueadas, os circuitos de bloqueamento que recebe os sinais de dados, bloqueando os sinais de dados, e responde ao sinal de energia para ejecção de fluido com base nos sinais de dados bloqueados.
8. Método da reivindicação 7, em que o referido bloqueamento de alguns dos referidos sinais de dados compreende bloqueamento de alguns dos sinais de dados por meio dos referidos interruptores sujeitos ao sinal de sincronização, e bloqueamento dos outros dos sinais de dados sujeitos a um sinal de controlo de carga de impulsos para proporcionar os sinais de dados bloqueados. 4
9. Método da reivindicação 8, em que bloqueamento dos referidos alquns sinais de dados compreende ainda passaqem dos sinais de dados por meio do interruptor de passagem (186) com base no sinal de controlo de carga de impulso. 26-11-2012 5