Przedmiotem wynalazku jest uklad sterowania wielofazowych tyrystorowych nastawników pradu stalego, dzialajacych ze sterowana czestotliwoscia przelaczania i interwalem przelaczania. Uklad ten nadaje sie do sterowania z przesunieciem, wielofazowych nastawników pradu stalego w tyrystorowych napedach pradu stalego, zwlaszcza w trakcji pojazdów komunikacji publicznej.Znane uklady sterowania spelniaja w pewnej mierze swoje zadanie przy nieskomplikowanych sposobach sterowania, a mianowicie chodzi tu o uklady sterowania ze sterowana czestotliwoscia przelaczania, ze stalym interwalem przelaczania lub okresem jalowym oraz o uklady sterowania ze sterowanym interwalem przelaczania i stala czestotliwoscia przelaczania. Wada tych ukladów sterowania jest ograniczenie zakresu sterowania w zakresie malych i duzych wartosci wspólczynnika obciazenia. Z tego punktu widzenia sposób sterowania ze sterowana czestotliwoscia przelaczania i jednoczesnie ze sterowanym interwalem przelaczania, jest bardziej korzystny, poniewaz umozliwia osiagniecie obu wartosci granicznych wspólczynnika obciazenia 0 i 1. Ta wlasciwosc jest szczególnie wazna przy napedzie pojazdu.Znane obecnie uklady sterowania nie zapewniaja jednak spelnienia obu wymagan optymalnej pracy za pomoca tego rodzaju sterowania z przesunieciem, w postaci prawidlowo przesunietego biegu w calym zakresie sterowania i zaleznosci drugiego stopnia pomiedzy czestotliwoscia przelaczania i wspólczynnikiem obciazenia.Trudnosci powstaja szczególnie w obu strefach skrajnych zakresu sterowania, w poblizu wartosci 0 i 1 wspólczynnika obciazenia, gdzie szybko obniza sie czestotliwosc przelaczenia, a czulosc obwodu mocy wzrasta przy nieznacznych odchyleniach równobieznosci wielkosci sterowanych interwalów przelaczania w poszczególnych fazach. Dotychczasowe rozwiazania kompromisowe, które mialy pogodzic wade ograniczenia szerokosci zakresu sterowania z optymalna zaleznoscia pomiedzy czestotliwoscia przelaczania i wspólczynnikiem obciazenia, sa w zasadzie malo przydatne, dlatego, ze nie pozwalaja ani na optymalne wykorzystanie regulatora pradu w oddzielnych fazach wielofazowego regulatora pradu stalego, ani na wykorzystanie korzystnych wlasciwosci przesunietego sterowania ze sterowania czestotliwoscia przelaczania i sterowanym interwalem przelaczania.2 95 665 Celem wynalazku jest opracowanie ukladu sterowania wielofazowych tyrystorowych nastawników pradu stalego o sterowanej czestotliwosci i interwale przelaczania.Uklad sterowania wielofazowych tyrystorowych nastawników pradu stalego, skladajacy sie z nadrzednego przetwornika napiecie—czestotliwosc, z przynajmniej dwóch podporzadkowanych przetworników napiecie—czestotliwosc, ze zródla symetrycznego napiecia odniesienia oraz z wielostabilnego przerzutnika, wedlug wynalazku charakteryzuje sie tym, ze do wejscia ukladu sterowania dolaczone jest wejscie nadrzednego przetwornika napiecie—czestotliwosc i wejscia podporzadkowanych przetworników napiecie—czestotliwosc, a wyjscie dodatniego napiecia odniesienia zródla symetrycznego napiecia odniesienia jest polaczone z doprowadzeniem dodatniego napiecia odniesienia nadrzednego przetwornika napiecie—czestotliwosc i z doprowadzeniami dodatniego napiecia odniesienia podporzadkowanych przetworników napiecie—czestotliwosc. Wyjscie ujemnego napiecia odniesienia zródla symetrycznego napiecia odniesienia jest polaczone z doprowadzeniem ujemnego napiecia odniesienia nadrzednego przetwornika napiecie—czestotliwosc i do doprowadzenia ujemnego napiecia odniesienia podporzadkowanych przetworników napiecie—czestotliwosc.Wyjscie nadrzednego przetwornika napiecie—czestotliwosc jest polaczone z wejsciem wielostabilnego przerzutnika, którego wyjscia sa polaczone z wejsciami synchronizacyjnymi podporzadkowanych przetworników napiecie—czestotliwosc i sa równoczesnie doprowadzone do drugich zacisków wyjsciowych przeznaczonych do wlaczania tyrystorów pomocniczych odpowiednich nastawników pradu w poszczególnych fazach. Wyjscia podporzadkowanych przetworników napiecie—czestotliwosc sa wyprowadzone na pierwsze zaciski wyjsciowe przeznaczone do wlaczania tyrystorów glównych nastawników pradu.Nadrzedny przetwornik napiecie—czestotliwosc sklada sie z obwodu calkujacego, komparatora i przelacznika. Wyjscie obwodu calkujacego jest polaczone z wejsciem komparatora, którego wyjscie jest polaczone z wejsciem wielostabilnego przerzutnika i jednoczesnie z wejsciem przelacznika, którego wyjscie jest polaczone z wejsciami sprzezenia zwrotnego obwodu calkujacego i komparatora. ¦ Wejscie wielostabilnego przerzutnika jest polaczone bezposrednio z wyjsciem przelacznika elektronicznego.Podporzadkowany przetwornik napiecie—czestotliwosc sklada sie z trzech przelaczników elektronicznych,obwodu calkujacego, komparatora, czwartego przelacznika elektronicznego i ukladu logicznego.Pierwszy przelacznik elektroniczny, którego wejscie stanowi wejscie podporzadkowanego przetwornika napiecie—czestotliwosc jest polaczony swoim jednym wyjsciem z pierwszym wejsciem obwodu calkujacego, którego wyjscie jest polaczone z pierwszym wejsciem komparatora. Wyjscie komparatora jest polaczone z pierwszym zaciskiem wyjsciowym dla wlaczania na przyklad tyrystora glównego nastawnika pradu, oraz z wejsciem ukladu logicznego. Wyjscie czwartego przelacznika elektronicznego jest polaczone z drugim wejsciem komparatora i z wejsciem drugiego przelacznika elektronicznego, którego wyjscie jest polaczone z drugim wejsciem obwodu calkujacego. Pierwsze wyjscie ukladu logicznego jest polaczone z wejsciem sterowania trzeciego przelacznika elektronicznego, którego wejscie jest polaczone z trzecim wejsciem obwodu calkujacego.Drugie wyjscie ukladu logicznego jest polaczone z trzecim wejsciem komparatora, a trzecie wyjscie ukladu logicznego jest polaczone z wejsciami sterowania pierwszego i drugiego przelacznika elektronicznego. Pierwsze wejscie ukladu logicznego jest polaczone z pierwszym wyjsciem wielostabilnego przerzutnika < Korzystnie drugie wejscie ukladu logicznego jest polaczone bezposrednio z wyjsciem czwartego przelacznika elektronicznego.Przedmiot wynalazku jest blizej objasniony w przykladzie wykonania na rysunku, na którym fig. 1 przedstawia uklad nastawników pradu do sterowania silnika elektrycznego, fig. 2a i 2b przedstawiaja dwa warianty schematu wewnetrznego nastawnika pradu, fig., 3 przedstawia schemat blokowy ukladu sterowania wedlug wynalazku, fig. 4-szczególowy schemat blokowy tego ukladu sterowania, fig. 5«— teoretyczna zaleznosc czestotliwosci przelaczania nastawnika pradu z przesunietym sterowaniem od wejsciowego napiecia sterujacego, a fig. 6u 7 przedstawiaja charakterystyki czasowe poszczególnych sygnalów w ukladzie sterowania wedlug wynalazku. < Na schemacie wedlug fig. 1 < do zródla stalego napiecia zasilajacego dolaczony jest filtr wejsciowy utworzony przez dlawik filtru wejsciowego L1 i kondensator C1. Równolegle do tego kondensatora dolaczony jest silnik elektryczny M szeregowo z równoleglym polaczeniem dlawików rozdzielajacych L2, L3 i nastawników pradu P1, P2. Równolegle do szeregowego polaczenia silnika elektrycznego M i dlawików rozdzielajacych L2, L3 dolaczone sa diody zwrotne D1, D2.Na fig. 2a pokazano jeden wariant schematu ukladu nastawnika pradowego, w którym równolegle do szeregowego polaczenia glównego tyrystora T1 i dlawika glównego L4 dolaczona jest dioda rozdzielajaca D3 szeregowo z tyrystorem wygaszajacym T2 i dlawikiem komutacyjnym L5. Równolegle do szeregowego polaczenia tyrystora wygaszajacego T2 i dlawika komutacyjnego L5 dolaczony jest kondensator komutacyjny C2. Ten wariant ukladu nastawnika pradowego wykorzystuje tak zwany obwód wygaszania jednookresowego. Na95665 3 fig. 2b pokazany jest wariant ukladu wygaszajacego, w którym równolegle do szeregowego polaczenia tyrystora glównego Tl i glównego dlawika L4' dolaczone jest szeregowe polaczenie diody rozdzielajacej D3*, tyrystora wygaszajacego T2' i dlawika komutacyjnego L5'# a ponadto szeregowe polaczenie diody D4 drugiego obwodu cran j dlawika L6 drugiego obwodu drgan. Równolegle do szeregowego polaczenia tyrystora wygaszajacego T2' i dlawika komutacyjnego L5' pierwszego obwodu drgan dolaczony jest kondensator komutacyjny C2\ Do wejscia 1 ukladu sterowania na fi& 3 < dolaczone jest wejscie 11' nadrzednego przetwornika napiecie-czestotliwosc 1' i wejscia 22', 33' podporzadkowanych przetworników napiecie-czestotliwosc 2', 3*.Wyjscie dodatniego napiecia odniesienia 131 zródla symetrycznego napiecia odniesienia 13 jest polaczone z wprowadzeniem 13' dodatniego napiecia odniesienia nadrzednego przetwornika napiecie—czestotliwosc Y i z doprowadzeniami 24', 36' dodatniego napiecia odniesienia podporzadkowanych przetworników napiecie—czestotliwosc 2', 3'. Wyjscie ujemnego napiecia odniesienia 130 zródla symetrycznego napiecia odniesienia 13 jest polaczone z doprowadzeniem 14' ujemnego napiecia odniesienia nadrzednego przetwornika napiecie-czestotliwosc 1' i z doprowadzeniami 23*, 34' ujemnego napiecia odniesienia podporzadkowanych przetworników napiecie-czestotliwosc 2', 3'. Wyjscie 12' nadrzednego przetwornika napiecie—czestotliwosc 1' jest polaczone z wejsciem 55' wielostabilnego przerzutnika 5, którego wyjscia 56', 57' sa polaczone z wejsciami synchronizacyjnymi 25', 36' podporzadkowanych przetworników napiecie-czestotliwosc 2', 3' i sa równoczesnie prowadzone do drugich zacisków wyjsciowych 15, 15' ukladu, do których przykladowo dolacza sie tyrystory pomocnicze nastawników pradowych w poszczególnych fazach. Wyjscia 26', 37' podporzadkowanych przetworników napiecie-czestotliwosc 2', 31 sa wyprowadzone do pierwszych zacisków wyjsciowych 14, 14' ukladu, do których dolacza sie przykladowo tyrystory glówne nastawników pradowych.Na schemacie przedstawionym na fig. 4 calkujacego 2 przetwornika napiecie—czestotliwosc i wejscia 22', 33' pierwszego przelacznika elektronicznego 6, odpowiednio 6', podporzadkowanych przetworników napiecie—czestotliwosc. Nadrzedny przetwornik napiecie—czestotliwosc sklada sie z ukladu calkujacego 2, komparatora 3 i przelacznika elektronicznego 4, Wyjscie 27 ukladu calkujacego 2 jest polaczone z wejsciem 38 komparatora 3, którego wyjscie 30 jest polaczone z wejsciem 55' wielostabilnego przerzutnika 5 i jednoczesnie z wejsciem 40 przelacznika elektronicznego 4* Wyjscie 41 przelacznika elektronicznego 4 jest polaczone z wejsciami sprzezenia zwrotnego 28, 39 ukladu calkujacego i komparatora 3. Podporzadkowany przetwornik napiecie—czestotliwosc sklada sie z przelaczników elektronicznych 6, 10,11, z ukladu calkujacego 7, z komparatora 8, z przelacznika elektronicznego 9 i z ukladu logicznego 12. Pierwszy przelacznik elektroniczny 6, którego wejscie 22' stanowi wejscie podporzadkowanego przetwornika napiecie—czestotliwosc 2', jest polaczony poprzez swe wejscie 60 z pierwszym wejsciem 70 ukladu calkujacego 7, którego wyjscie 73 jest polaczone z pierwszym wejsciem 80 komparatora 8. Wyjscie 83 komparatora 8 jest polaczone z zaciskiem wyjsciowym 14 ukladu, do którego dolacza sie przykladowo tyrystory glówne nastawników pradu, a ponadto z wejsciem 90 przelacznika elektronicznego 9 i z drugim wejsciem 27' ukladu logicznego 12. Wyjscie 91 przelacznika elektronicznego 9 jest polaczone z drugim wejsciem 81 komparatora 8 i z wejsciem 101 drugiego przelacznika elektronicznego 10, którego wyjscie 102 jest polaczone z drugim wejsciem 71 ukladu calkujacego. < Pierwsze wyjscie 120 ukladu logicznego 12 jest polaczone z wejsciem sterujacym 111 trzeciego przelacznika elektronicznego 11, którego wyjscie 112 jest polaczone z trzecim wejsciem 72 ukladu calkujacego 7. Drugie wyjscie 121 ukladu logicznego 12 jest polaczone z trzecim wejsciem 82 komparatora 8, a trzecie wyjscie 122 ukladu logicznego 12 jest polaczone z wejsciami sterujacymi 100, 61 pierwszego i drugiego przelacznika elektronicznego 6, 10. Pierwsze wejscie 25' ukladu logicznego 12 jest polaczone z pierwszym wyjsciem 53' wielostabilnego przerzutnika 5. W ten sam sposób jest polaczony dalszy podporzadkowany przetwornik napiecie—czestotliwosc, skladajacy sie z przelaczników elektronicznych 6\ 10', 11', ukladu calkujacego 7', komparatora 8', przelacznika elektronicznego 9' i ukladu logicznego 12'.Fig. 5 przedstawia teoretyczna zaleznosc czestotliwosci przelaczania wielofazowego nastawnika pradu ze sterowaniem przesunietym, odpowiadajaca czestotliwosci na wyjsciu komparatora 3 nadrzednego przetwornika napiecie—czestotliwosc 1' od wejsciowego napiecia sterujacego. Tazaleznosc jest funkcja drugiego stopnia, przy czym maksymalna czestotliwosc otrzymuje sie przy zerowym napieciu sterowania. Na wykresie tej funkqi zaznaczone sa punkty A, B, C, D, i E ilustrujace przebieg sygnalów na wyjsciach poszczególnych obwodów, pokazanych na fig. 4, przy czym same przebiegi sa przedstawione na fig. 6 i 7. Zaleznosc drugiego stopnia funkcji czestotliwosci przelaczania f od wejsciowego napiecia sterowania Ur pokazana na fig. 5, odnosi sie do dwufazowego nastawnika pradowego z przesunietym sterowaniem. Punkt A na wykresie tej funkcji pokazuje dzialanie ukladu sterowania w zakresie równoczesnego wytwarzania impulsów zaplonowych dla tyrystorów glównych i pomocniczych kazdego z nastawników pradu w zakresie czestotliwosci bliskim czestotliwosci rezonansowej filtru wejsciowego, Punkt B wykresu tej funkcji pokazuje dzialanie ukladu sterowania na granicy4 95 665 strefy równoczesnego wytwarzania impulsów zaplonowych dla tyrystora glównego i pomocniczego w zakresie, w którym wystepuje przesuniecie czasowe impulsów zaplonowych dla tyrystorów glównych i pomocniczych nastawnika pradu. Punkt C na wykresie funkcji lezy w strefie, gdzie nie pojawia sie jeszcze przesuniecie linii obu nastawników pradu, ale blisko maksymalnej czestotliwosci. Punkt D reprezentuje moment, w którym wystepuje przesuniete prowadzenie obu nastawników pradu. Punkt E lezy w.zakresie niskich czestotliwosci i silnego przesuniecia linii obu nastawników pradu.Na fig. 6 i 7 uwidoczniono przebiegi czasowe sygnalów w poszczególnych punktach A, B, C, D i Ewedlug fig. 5. Na fig. 6a i 7a pokazane sa przebiegi napiecia sterowania na zacisku wejsciowym 1 ukladu sterowania wedlug wynalazku. Fig. 6b i 7b pokazuja przebiegi czasowe sygnalów na wyjsciu komparatora 3. Fig. 6c, d, 7c, d pokazuja przebiegi czasowe impulsów na wyjsciach 56', 57' wielostabilnego przerzutnika 5. Fig. 6e i7e przedstawiaja impulsy na wyjsciu ukladu calkujacego 7 podporzadkowanego przetwornika napiecie—czestotliwosc 2', a fig. 6f i 7f przedstawiaja impulsy na wyjsciu komparatora 8 podporzadkowanego przetwornika napiecie—czestotliwosc 2'. Fig. 6g i 7g pokazuja czasowy przebieg sygnalów na wyjsciu ukladu calkujacego T podporzadkowanego przetwornika napiecie-czestotliwosc 3', a na fig. 6h i 7h pokazany jest przebieg czasowy sygnalów wystepujacych na wyjsciu komparatora 8' podporzadkowanego przetwornika napiecie—czestotliwosc 3.Dzialanie ukladu pokazanego na fig. 1, 2a i 2b nie zostalo opisane, poniewaz stanowia one jedynie uklady, do których stosuje sie uklad sterowania wedlug wynalazku do ukladów mocy nastawników pradu.Nadrzedny przetwornik napiecie—czestotliwosc 1' z fig. 3 przetwarza ciagle wejsciowe napiecie sterujace na nieciagly sygnal dwuwartosciowy, którego czestotliwosc i szerokosc sa modulowane przez napiecie sterujace.Ten nieciagly sygnal wyjsciowy jest doprowadzany z wyjscia 12' tego nadrzednego przetwornika napiecie—czestotliwosc V na wejscie 55' wielostabilnego przerzutnika 5, korzystnie licznika pierscieniowego n-stanowego, gdzie n jest liczba faz ukladu lub liczba podporzadkowanych przetworników napiecie—czestotliwosc 2', 3'. Na wyjsciach 56', 57' wielostabilnego przerzutnika wystepuja odpowiednio uporzadkowane sygnaly synchronizacji dla poszczególnych podporzadkowanych przetworników napiecie—czestotliwosc 2\ 3', które sa podawane na ich wejscia 25', 36'... i równoczesnie sa doprowadzone do drugich zacisków wyjsciowych ukladu 15, 15', do których przykladowo dolacza sie tyrystory pomocnicze odpowiednich nastawników pradu w poszczególnych fazach lub galeziach.Ciagle napiecie sterujace, którego wartosc okresla czestotliwosc przelaczania i wspólczynnik obciazenia mocy, jest doprowadzany do zacisku wejsciowego 1 ukladu sterowania pokazanego na fig. 4. Przebieg tego napiecia sterujacego w zaleznosci od czasu jest pokazana na fig. 6a i 7a. Z zacisku wejsciowego 1 to napiecie sterujace jest podawane na wejscie 11' ukladu calkujacego 2 nadrzednego przetwornika ciaglego napiecia, w nieciagly sygnal dwuwartosciowy. Ten nadrzedny przetwornik jest utworzony przez uklad calkujacy 2, komparator 3 i przelacznik elektroniczny 4, do którego doprowadza sie symetryczne napiecie' odniesienia zawierajace impulsy o przeciwnej polaryzacji, dostarczane ze zródla napiecia odniesienia 13.Uklad calkujacy 2 korzystnie stanowi bierny pierscien calkujacy lub integrator czynny ze wzmacniaczem operacyjnym w obwodzie calkujacym, który przeprowadza zmiane znaku napiecia scalkowanego. Zamiast przelacznika elektronicznego 4, polaczonego z wyjsciem komparatora 3, mozliwe jest zastosowanie ukladu komparatora z dokladnymi ogranicznikami diodowymi zakresu napiecia wyjsciowego komparatora, polaczonymi albo jako ograniczniki sprzezenia zwrotnego, albo pomiedzy wyjsciem komparatora a zaciskiem potencjalu zerowego. Jezeli w takim ograniczniku diodowym zastosuje sie diody Zenera, nie trzeba dostarczac do nadrzednego przetwornika napiecie-czestotliwosc 1' symetrycznego napiecia odniesienia ze zródla napiecia odniesienia 13u Uklad calkujacy 2 nadrzednego przetwornika napiecie—czestotliwosc 1' calkuje równoczesnie napiecie sterujace podawane na wejscie 28 z zacisku wejsciowego 1 i napiecie odniesienia, podawane z wyjscia 41 przelacznika elektronicznego 4. Amplituda napiecia wyjsciowego ukladu calkujacego 2 jest utrzymywana na stalej wartosci przez komparator 2, który porównuje wartosc napiecia wyjsciowego ukladu calkujacego 2 z napieciem odniesienia na wyjsciu przelacznika 4. Przelacznik 4 jest sterowany przez komparator 3 w taki sposób, ze w interwale maksymalnej wartosci napiecia wyjsciowego komparatora 3 na wyjsciu 41 przelacznika 4 wystepuje dodatnie napiecie odniesienia, natomiast w interwale minimalnej wartosci napiecia wyjsciowego komparatora 3 na wyjsciu 41 przelacznika 4 wystepuje ujemne napiecie odniesienia. Nieciagly sygnal na wyjsciu komparatora 3, pokazany na fig. 6b i 7b, oraz sygnal na wyjsciu 41 przelacznika 4 ma czestotliwosc i szerokosc modulowana przez wejsciowe napiecie sterujace w taki sposób, ze czestotliwosc jest funkcja drugiego stopnia napiecia sterujacego.Sygnal wyjsciowy nadrzednego przetwornika napiecie-czestotliwosc V, wystepujacy na wyjsciu 30 lub odpowiednio 12' komparatora 3, lub ewentualnie na wyjsciu przelacznika elektronicznego 4, pokazany na fig. 6b95665 * 5 i 7b, jest podawany na wejscie 55' dla impulsów przesunietych wielostabilnego przerzutnika 5 o n stanach. Liczba stanów tego wielostabilnego przerzutnika jest równa liczbie podporzadkowanych przetworników napiecie-czestotliwosc. Wielostabilny przerzutnik 5 stanowi korzystnie licznik pierscieniowy z przesunieciem pojedynczego impulsu, z wejsciem w dowolny wybrany stopien licznika. Taki pojedynczy impuls jest cyklicznie przesuwany w rytm impulsów przesuwajacych, podawanych z wyjscia 12' nadrzednego przetwornika napiecie-czestotliwosc 1', mianowicie z jednego stopnia licznika pierscieniowego na drugi, tak ze na wyjsciu posczególnych stopni pojawiaja sie we wlasciwej kolejnosci sygnaly synchronizaqi podporzadkowanych przetworników napiecie—czestotliwosc 2', 3'. Jezeli w ukladzie sterowania znajduja sie tylko dwa podporzadkowane przetworniki napiecie—czestotliwosc, to wielostabilny przerzutnik 5 moze byc albo licznikiem pierscieniowym z dwoma stopniami i z przesuwaniem pojedynczego impulsu, albo moze stanowic stopien czysto binarny. W tym drugim przypadku sygnaly synchronizacji pobiera sie z obu przeciwwaznych wyjsc tego stopnia binarnego, Przebieg czasowy impulsów na obu wyjsciach 56', 57' wielostabilnego przerzutnika przedstawiono na fig. 6c, d i 7c, d.Napiecie sterujace z zacisku wejsciowego 1 ukladu sterowania jest ponadto podawane poprzez przelaczniki elektroniczne 6, 6' na wejscia ukladów calkujacych 7, 7' podporzadkowanych przetworników napiecie—czestotliwosc 2', 3', które przetwarzaja ciagle napiecie sterujace na nieciagle sygnaly dwuwartosciowe.Czestotliwosc i szerokosc tych sygnalów, pokazanych na fig. 6f i 7f, oraz 6h i 7h sa modulowane przez napiecie sterujace, podobnie jak sygnal wyjsciowy nadrzednego przetwornika napiecie—czestotliwosc 1'. Róznica polega tylko na tym, ze czestotliwosc sygnalu wyjsciowego nadrzednego przetwornika jest n razy wieksza dla danej wartosci napiecia sterujacego, od czestotliwosci sygnalów wyjsciowych przetworników podporzadkowanych. Na dzialanie przetworników podporzadkowanych ma wplyw interferenqa ukladów synchronizacji w taki sposób, ze przebiegi czasowe wzajemnie odpowiadajacych sobie sygnalów wszystkich przetworników podporzadkowanych utrzymuja stale wzajemne przesuniecie fazowe, jak to pokazano na fig. 6e, f, g, h i 7e, f, g, h. W ten sposób zapewniono zgodne przesuniecie sterowania wielofazowego nastawnika pradu stalego w calym zakresie regulacji, a równoczesnie otrzymuje sie optymalna zaleznosc czestotliwosci wlaczania w zaleznosci od wspólczynnika obciazenia mocy w postaci funkcji drugiego stopnia poprzez interwaly wartosci wspólczynnika obciazenia mocy (0-1K Przetwornik podporzadkowany zawiera uklad calkujacy 7, komputer 8, przelacznik elektroniczny 9 symetrycznego napiecia odniesienia z impulsami o przeciwnej polaryzaqi podawanego na przelacznik ze zródla napiecia odniesienia 13, przelaczniki elektroniczne 6, 10, 11 i uklad logiczny 12 do pobudzania przelaczników 6, 10, 11 i do synchronizacji komparatora 8.Uklad calkujacy 7 jest wykonany albo jako bierny czlon calkujacy, albo jako integrator czynny ze wzmacniaczem operacyjnym w ukladzie calkujacym, który zmienia znak scalkowanego napiecia, Zamiast przelacznika elektronicznego 9 na wyjsciu komparatora 8 mozna zastosowac uklad komparatora z dokladnymi ogranicznikami diodowymi zakresu napiecia wyjsciowego komparatora, wlaczonymi albo jako ograniczniki sprzezenia zwrotnego, albo pomiedzy wyjscie komparatora a zacisk zerowego potencjalu. Jezeli w ograniczniku diodowym przetwornika podporzadkowanego zastosowane sa diody Zenera, wtedy napiecie o jednej polaryzacji ze zródla napiecia odniesienia 13 podawane jest jedynie na przelacznik 12. Przelaczniki elektroniczne 6, 10, 11 moga byc polaczone albo szeregowo, albo równolegle, albo tez szeregowo—równolegle, przy czym moga one byc tego samego typu.Do wejscia 70 ukladu calkujacego 7 przetwornika podporzadkowanego napiecie—czestotliwosc 2' doprowadza sie poprzez pierwszy przelacznik elektroniczny 6 napiecie sterujace z zacisku wejsciowego 1, do drugiego wejscia 71 ukladu calkujacego 7 doprowadza sie napiecie odniesienia o obu biegunowosciach poprzez drugi przelacznik elektroniczny 10 z wyjscia 91 przelacznika elektronicznego 9, a do trzeciego wejscia 72 ukladu calkujacego 7 doprowadza sie napiecie o odpowiedniej polaryzacji ze zródla napiecia odniesienia 13 poprzez trzeci przelacznik elektroniczny 11.Przelacznik elektroniczny 9 jest sterowany przez komparator 8 w taki sposób, ze w interwale maksymalnej wartosci napiecia na wyjsciu komparatora co przedstawiono na fig. 6f, 6h i 7f, 7h, na wyjsciu przelacznika wystepuje dodatnie napiecie odniesienia. Natomiast w interwale minimalnej wartosci napiecia na wyjsciu komparatora, na wyjsciu przelacznika wystepuje ujemne napiecie odniesienia. Sygnal wyjsciowy ukladu logicznego 12, który przetwarza na swym wejsciu 25' sygnal synchronizacji z wielostabilnego przerzutnika 5 i sygnal wyjsciowy przetwornika podporzadkowanego, podawany na wejscie 27' i zbierany albo z wyjscia 83 komparatora 8 albo z wyjscia przelacznika 9, steruja wlaczanie przelaczników 6, 10 i 11 w taki sposób, ze w interwale, kiedy sygnal wyjsciowy komparatora ma jedna ze swych wartosci, na przyklad wartosc minimalna, na wejscie ukladu calkujacego 7 podawane jest napiecie sterujace i napiecie odniesienia z wyjscia przelacznika 9.Natomiast napiecie podawane na trzecie wejscie 72 ukladu calkujacego 7 poprzez trzeci przelacznik 11 ze zródla napiecia odniesienia 13, jest wylaczane az do momentu pojawienia sie sygnalu synchronizaq'i. Jezeli6 95 665 uklad calkujacy 7 przeprowadza zmiane znaku napiecia scalkowanego, napiecie wyjsciowe spada w tym interwale calkowania napiecia sterujacego i opiecia odniesienia ze swej wartosci maksymalnej do minimum, jak to pokazano na fig. 6e, 6g i7e, 7g. Jezeli w tym interwale calkowania na wejscie 25' ukladu logicznego 12 przechodzi sygnal synchronizaq'i z wielostabilnego przerzutnika 5, wtedy uruchamia sie mechanizm synchronizacji przetwornika podporzadkowanego. Uklad logiczny 12 wysyla w tym momencie impuls na trzecie wejscie 82 komparatora 8, którego stan zmienia sie na przeciwny, tak ie jego napiecie wyjsciowe ma wartosc minimalna, jak to pokazano na fig. 6f, 6h i 7f, 7h. O tej zmianie stanu komparatora 8 jest informowany uklad logiczny 12 i wysyla na wejscie sterujace 61, 100, 111 przelaczników 6, 10, 11 sygnaly powodujace odlaczenie przez przelaczniki 6 i 10 napiecia sterujacego od wejscia 70 ukladu calkujacego 7 napiecia odniesienia z wyjscia przelacznika 9. Ponadto przelacznik 11 podaje wówczas napiecie synchronizacji ze zródla napiecia odniesienia 13 do wejscia 72 ukladu calkujacego 7. W ten sposób okres calkowania napiecia sterujacego i napiecia odniesienia z wyjscia przelacznika 5 jest zakonczony i rozpoczyna sie wlasciwa synchronizacja napiecia wyjsciowego ukladu calkujacego 7.Ze wzgledu na to, ze uklad calkujacy powoduje zmiane znaku scalkowanego napiecia, i ze calkowanie odbywa sie w kierunku do wartosci optymalnej napiecia wyjsciowego ukladu calkujacego, napiecie synchronizacji ma polaryzacje ujemna. Stala czasu calkowania tego napiecia jest w porównaniu ze stalymi czasu calkowania napiecia sterujacego i napiecia odniesienia z wyjscia przelacznika 9 bardzo mala, tak ze napiecie wyjsciowe ukladu calkujacego 7 bardzo szybko zbliza sie do swej wartosci maksymalnej, jak pokazano na fig. 6e i 7eu W momencie osiagniecia tej wartosci napiecie wyjsciowe komparatora 8 zmienia sie, jak przedstawiono na fig. 6f i 7fr od wartosci minimalnej do maksymalnej i natychmiast po zmianie stanu komparatora 8 stan wyjsc ukladu logicznego 12 dla sterowania przelaczników 6, 10, 11 zmienia sie w taki sposób, ze przelaczniki te przyjmuja polozenie, w którym na wejscie 70 ukladu calkujacego 7 dochodzi napiecie sterujace, a na wejscie 71 ukladu calkujacego 7 napiecie odniesienia ?. wyjscia przelacznika 9. Przetwornik jest znowu w stanie calkowania napiecia sterujacego i napiecia odniesienia i caly proces powtarza sie.Jezeli podczas calego interwalu calkowania napiecia sterujacego i napiecia odniesienia z wyjscia przelacznika 9 do ukladu logicznego 12 nie przyjdzie zaden sygnal synchronizacji z wielostabilnego przerzutnika , napiecie wyjsciowe ukladu calkujacego 7 spada do swej wartosci minimalnej, jak przedstawiono na fig. 6e i 7e.Wtyrn momencie stan komparatora 8 zmienia sie w taki sposób, ze jego napiecie wyjsciowe ma swa wartosc minimalna, jak przedstawiono na fig. 6f i 7f. Uklad logiczny 12 reaguje na te zmiane stanu komparatora 8 wysylajac sygnal na wejscie sterujace 61, 100 przelaczników 6, 10 o takiej polaryzacji, ze przelaczniki te odlaczaja napiecie sterujace od wejscia 70 ukladu calkujacego 7 i napiecie odniesienia od wejscia 71 ukladu calkujacego 7. Na wejsciach ukladu calkujacego 7 napiecie ma wartosc zerowa, a napiecie wyjsciowe tego ukladu zachowuje wartosc minimalna az do chwili pojawienia sie sygnalu synchronizacji z wielostabilnego przerzutnika 5 na wejsciu 25* ukladu logicznego 12. W tym momencie zaczyna dzialac mechanizm synchronizacji przetwornika podporzadkowanego, który ma przebieg podobny jak opisano powyzej, z ta tylko róznica, ze w momencie pojawienia sie sygnalu synchronizacji nie zachodzi zadna zmiana stanu komparatora 8, poniewaz przyjal on juz swój odpowiedni stan, a równoczesnie nie trzeba odlaczac od wejsc 70, 71 ukladu calkujacego 7 napiecia sterujacego i napiecia odniesienia z wyjscia przelacznika 9, poniewaz oba te napiecia sa juz wylaczone Oznacza to, ze w chwili pojawienia sie sygnalu synchronizacji na wejsciu 25' ukladu logicznego 12 ten uklad logiczny pobudza przez swe wyjscie 120 wyjscie sterujace 111 przelacznika 11 w taki sposób, ze na wejscie 72 ukladu calkujacego 7 podawane jest napiecie ujemne ze zródla napiecia odniesienia 13, Napiecie wyjsciowe ukladu calkujacego 7 zbliza sie szybko do swej wartosci maksymalnej, a po osiagnieciu tej wartosci zmienia sie stan komparatora 8, jak przedstawiono na fig. 6e i 7e, oraz 6f i 7f« Napiecie wyjsciowe komparatora 8 osiaga swa wartosc maksymalna, a na zmiane te uklad logiczny 12 reaguje w taki sposób, ze przelacznik 11 na skutek zmiany stanu wyjscia ukladu logicznego 12 odlacza napiecie ujemne ze zródla napiecia odniesienia 13 od wejscia 72 ukladu calkujacego 7. Natomiast przelaczniki 6 i 10 doprowadzaja napiecie sterujace i odniesienia z wyjscia przelacznika 9 do wejsc 70, 71 ukladu calkujacego 7U Przetwornik powraca znów do interwalu calkowania i caly proces powtarza sie.Mozliwe jest identyfikowanie interwalu calkowania, napiecia sterowania i napiecia odniesienia z interwalem minimalnej wartosci napiecia wyjsciowego komparatora 8, jezeli napiecie wyjsciowe ukladu calkujacego 7 rosnie od swej wartosci minimalnej do wartosci maksymalnej. W takim przypadku synchronizacja odbywa sie w kierunku do wartosci minimalnej napiecia wyjsciowego ukladu calkujacego 7 przez napiecie dodatnie ze zródla napiecia odniesienia 13. Synchronizaqa komparatora 8 podczas interwalu calkowania odbywa sie w tym przypadku w kierunku do maksymalnej wartosci jego napiecia wyjsciowego.W przypadku, jesli uklad calkujacy 7 dokonuje calkowania z równoczesna zmiana znaku scalkowanego napiecia, synchronizacje ukladu calkujacego 7 i komparatora 8 przeprowadza sie we wzajemnie przeciwnych95 665 7 kierunkach,. W przypadku gdy uklad calkujacy 7 nie dokonuje zmiany znaku scalkowanego napiecia, uklad calkujacy 7 i komparator 8 synchronizuje sie w kierunku zgodnym. Napiecie wyjsciowe ukladu calkujacego 7, jak przedstawiono na fig. 6e i 7e, jest synchronizowane zawsze w kierunku wartosci granicznej od której zaczyna sie calkowanie napiecia sterowania i napiecia odniesienia, niezaleznie od tego, czy znak scalkowanego napiecia jest przez uklad calkujacy 7 utrzymywany, czy zmieniany. Polaryzacja napiecia, za pomoca którego realizowana jest synchronizaqa napiecia wyjsciowego ukladu calkujacego 7, jest w przypadku calkowania ze zmiana znaku napiecia scalkowanego przeciwna do polaryzaqi wartosci granicznej napiecia wyjsciowego ukladu calkujacego 7, w kierunku której synchronizuje sie. W przypadku calkowania z zachowaniem znaku napiecia scalkowanego, polaryzacja napiecia synchronizowanego jest zgodna z polaryzaqa odpowiedniej wartosci granicznej, do której synchronizuje sie.Napiecie wyjsciowe przetwornika podporzadkowanego, z wyjscia 83 lub odpowiednio 26' komparatora 8 lub z wyjscia 91 przelacznika 9, jest podawane na pierwszy zacisk wyjsciowy 14 przetwornika podporzadkowanego, do którego dolacza sie koncowe stopnie sterowania impulsowego odpowiedniego nastawnika pradu stalego. Impulsy sterujace tyrystora glównego i tyrystora pomocniczego nastawnika sa uzyskiwane z narastajacych i opadajacych zboczy impulsów sygnalu na zacisku wyjsciowym 14, przy czym nie jest istotne który tyrystor przyporzadkowany jest narastajacemu, a który odpowiadajacemu zboczu impulsu.Drugie zaciski wyjsciowe 15 konwertora podporzadkowanego, polaczone z odpowiednim wyjsciem wielostabilnego przerzutnika 5 dla synchronizacji tego przetwornika podporzadkowanego, moga byc wykorzystywane razem z pierwszym zaciskiem wyjsciowym 14 do wykorzystania przetwornika z wytlumianiem wzrostu pulsaqi napiecia na kondensatorze filtru wejsciowego i równoczesnie wzrostu pulsaqi pradu silników w zakresie niskich wartosci wspólczynnika obciazenia mocy i przy czestotliwosciach przelaczania bliskich czestotliwosci rezonansu wlasnego filtru wejsciowego. W tym celu trzeba zastosowac taki typ nastawnika impulsowego pradu stalego, który jest odpowiedni do pracy z tyrystorem glównym i pomocniczym, wlaczanymi równoczesnie, a wiec w obszarze punktu A na wykresie funkq'i z fig. 5„ Wejscia ukladu sterowania sa w tym przypadku przyporzadkowane jednoznacznie do poszczególnych stopni koncowych sterowania impulsowego. Dla wytwarzania impulsów sterujacych tyrystor pomocniczy stosuje sie drugi zacisk wyjsciowy 15, podczas gdy dla tyrystora glównego przeznaczony jest pierwszy zacisk wyjsciowy 14. Równoczesnie wytwarzanie sygnalów na tych dwóch zaciskach wyjsciowych odbywa sie w tej czesci interwalu napiecia sterowania i czestotliwosci wlaczania, kiedy sygnal synchronizacji przychodzi na przetwornik podporzadkowany podczas interwalu calkowania napiecia sterowania i napiecia odniesienia z wyjscia przelacznika 9, to znaczy w tej czesci okresu, kiedy napiecie wyjsciowe ukladu calkujacego 7 zmienia sie monotonicznie od jednej wartosci krancowej do drugiej, nigdy nie osiagajac drugiej wartosci krancowej.W tym zakresie pojawia sie rzeczywiscie równoczesna zmiana sygnalu wyjsciowego komparatora 8 przy przyjsciu sygnalu synchronizacji do ukladu logicznego 12. Granica tego zakresu jest wartosc napiecia sterowania, przy której równoczesnie z pojawieniem sie impulsu synchronizacji na wejsciu ukladu logicznego 12 napiecie wejsciowe ukladu calkujacego 7 osiaga swa druga wartosc graniczna, do której zbliza sie podczas interwalu calkowania, wedlug punktu B na fig, 5. Wielkosc tego granicznego napiecia sterowania i odpowiednia czestotliwosc zmienia sie przez zmiane stalej czasu calkowania napiecia sterowania ukladu calkujacego 7„ PL