PL93519B1 - - Google Patents
Download PDFInfo
- Publication number
- PL93519B1 PL93519B1 PL18049875A PL18049875A PL93519B1 PL 93519 B1 PL93519 B1 PL 93519B1 PL 18049875 A PL18049875 A PL 18049875A PL 18049875 A PL18049875 A PL 18049875A PL 93519 B1 PL93519 B1 PL 93519B1
- Authority
- PL
- Poland
- Prior art keywords
- output
- signal
- impulse
- memory
- input
- Prior art date
Links
- 238000000034 method Methods 0.000 claims description 7
- 238000005562 fading Methods 0.000 claims 1
- 230000008034 disappearance Effects 0.000 description 3
- 230000001154 acute effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Landscapes
- Radar Systems Or Details Thereof (AREA)
Description
Przedmiotem wynalazku jest sposób przetwarzania sygnalu dopplerowskiego i cyfrowy uklad pamieci do
przetwarzania sygnalu dopplerowskiego, stosowane zwlaszcza w radarowych miernikach predkosci pojazdów
drogowych.
Znany jest radarowy sposób pomiaru predkosci pojazdów drogowych wykorzystujacy radarowy miernik
predkosci z analogowym ukladem pamieci. Mikrofalowy nadajnik wysylajacy sygnal harmoniczny umieszcza sie
na poboczu jezdni. Os charakterystyki kierunkowej anteny nadawczo-odbiorczej tworzy z osia jezdni kat ostry na
przyklad równy 30 stopni. Sygnal odbierany, odbity od poruszajacego sie pojazdu, jest poddawany operacji
mieszania z sygnalem nadajnika. Otrzymany sygnal malej czestotliwosci, nazywany sygnalem dopplerowskim
jest wzmacniany. Ze wzgledu na zlozony ksztalt powierzchni pojazdu oraz jego ruch obwiednia sygnalu
dopplerowskiego ma zlozony i przypadkowy charakter.
W celu okreslenia predkosci pojazdu pozadane jest wyznaczenie wartosci czestotliwosci chwilowej sygnalu
dopplerowskiego w momencie, gdy pojazd przekracza os wiazki antenowej. Za miare tej czestotliwosci przyjmuje
sie liczbe przekroczen ustalonego poziomu progowego przez sygnal dopplerowski w tej jego czesci, w której
przyjmuje on najwieksze wartosci, a wystepujace w przedziale czasu o stalej wartosci T. Liczba przekroczen jest
ustalana droga zliczania impulsów, wystepujacych w tak zwanym impulsowym sygnale dopplerowskim, w którym
kazdy impuls odpowiada jednemu przekroczeniu poziomu progowego przez sygnal dopplerowski. Ze wzgledu na
przypadkowy charakter obwiedni sygnalu dopplerowskiego w odpowiadajacym mu sygnale impulsowym
wystepuja przedzialy czasu, w których przyjmuje on wartosc stala. Ma to miejsce wtedy, gdy wartosc obwiedni
sygnalu dopplerowskiego nie przekracza wartosci pbziomu progowego. Przedzialy te, zwane zanikami, wystepuja
po ciagach impulsów oraz poprzedzaja nastepne ciagi impulsów. Czas trwania zaników oraz ich rozmieszczenie sa
uzaleznione od indywidualnych cech odbijajacej powierzchni pojazdu oraz do wartosci poziomu progowego.
Dotychczasowe rozwiazania analogowych ukladów pamieci wykorzystywaly generatory impulsów
podstrajane impulsowym sygnalem dopplerowskim, które w czasie trwania zaniku sygnalu dopplerowskiego2 93 519
pracowaly z czestotliwoscia zblizona do tej, z jaka byly przed -anikiem nodrtrajane. Sygnal wyjsciowy tego
generatora byl traktowany jak przetworzony sygnal ooppierowski.
Wada omawianego sposobu przetwarzania jest to, ze liczba impulsów sygnalu przetworzonej,
wystepujacych w czasie T, bedaca miaia czestotliwosci dcppitri owskicj, 3 wiec równiez predkosci pojazdu, jest
obarczona bledem.
Celem wynalazku jast zwiekszenie dokladnosci pomiaru predkosci pojazdów drogowych. Cel ten 7-ottal
osiagniety za pomoce sposobu przetwarzania sygnalu doppierowskiego p/owadzacego do otrzymania
impulsowego przetworzonego sygnalu dopp'tftowsklc:sjo. W czasi* miedzy zanikami ma un postac idfipty*;«r»a jak
impulsowy sygnal dopplerowski, a w czasie trwania zaników jes* utworzony przez ciag impulsów o okresie
powtarzania równym odstepowi czaiu miedzy dworna ostatnimi impulsami poprzedzajacymi zanik. Za oznake
wystapienia zaniku przyjmuje sie brak impulsu sygnalu doppierowsk^go w czasto k-krotnie dluzszym, korzystnie
2-krotnie, od odstepu czasu miedzy dwoma ostatnimi impulsami sygnalu doppierowskiego.
Przetwarzania jest realizowane w cyfrowym ukladzie pamieci. Zawiera on licznik impulsów wzorcowych
o okresie powtarzania TVVz. którego wyjscie jest polaczone z wejsciem pamieci oraz z jednym z dwóch wej^c
kazdego z dwóch komparatorów. Ich drugie wejscia sa polaczone z wyjsciem pamieci. Logiczny uklad
decyzyjny, którego jedno z wyjsc stanowi wyjscie ukladu, ma drugie wyjscie polaczone z pamiecia a
trzecie — z licznikiem impulsów wzorcowych. NatorniuSt jego wejscia sa polaczone odpowiednio z wyjsciami
dwóch wspomnianych wczesniej komparatorów, a trzecie jest wejsciem ukladu.
Przedmiot wynalazku jest objasniony na rysunku, obrazujacym schemat blokowy cyfrowego ukladu
pamieci do radarowego miernika predkosci.
Sposób przetwarzania sygnalu doppierowskiego polega na mierzeniu czasu miedzy kolejnymi impulsami
sygnalu doppierowskiego i porównywaniu kazdej pary kolejno uzyskanych wyników. Zawsze wtedy, gdy kolejne
wyniki róznia sie nieznacznie, sygnal przetworzony ma postac sygnalu doppierowskiego. Po ostatnim impulsie
wystepujacym przed zanikiem stwierdza sie, ze uzyskiwany wynik przekracza pod wzgledem wartosci wynik
otrzymany poprzednio. Stwierdzenie, ze kolejny wynik przekracza k-krotnie wynik poprzedni powoduje
wytworzenie impulsu na wyjsciu I nastepnych impulsów w odstepach okreslonych przez przedostatni wynik
pomiaru czasu miedzy impulsami sygnalu doppierowskiego. Sten taki trwa do momentu wystapienia pierwszego
po zaniku impulsu sygnalu doppierowskiego.
Jak pokazano na rysunku cyfrowy uklad pamieci do stosowania omawianego sposobu skrada sie z licznika
1, pamieci 2, komparatorów 3 i 4 oraz logicznego ukladu decyzyjnego 5.
Wyjscie licznika zliczajacego impulsy wzorcowe o okresie powtarzania J^z jest polaczone z wyjsciem
pamieci 2. Jednoczesnie wyjscia licznika 1 i pamieci 2 sa polaczone z wejsciami dwóch komparatorów 3 i 4.
Wyjscia tych komparatorów sa polaczone z odpowiednimi wejsciami logicznego ukladu decyzyjnego 5, którego
trzecie wejscie jest wejsciem cyfrowego ukladu pamieci. Jedno wyjscie logicznego ukladu decyzyjnego 5 jest
polaczone z licznikiem 1, drugie — z pamiecia 2 a trzecie stanowi wyjscie ukladu pamieci.
Uklad ten dziala w sposób nizej opisany. Do wejscia ukladu jest doprowadzony impulsowy sygnal
dopplerowski. Licznik 1 zlicza impulsy wzorcowe o okresie powtarzania "I »jy£. Kazdy impuls, z wyjatkiem.
pierwszego wystepujacego bezposrednio po zaniku, pojawiajacy sie na wejsciu powoduje przeniesienie stanu
licznika 1 do pamieci 2 a nastepnie zerowanie licznika 1 oraz wytworzenia impasu na wyjsciu. Komparator 4;
spelniajacy role detektora zaników, sygnalizuje, czy liczba odpowiadajaca stanowi licznika przekroczyla
k-krotnie wieksza liczbe od tej, która odpowiada stanowi pamieci. Stwierdzono takiej sytuacji jest
Interpretowane jako oznaka wystapienia zaniku, a komparator 3 wraz z licznikiem 1 i pamiecia 2 tworza
programowany dzielnik czestotliwosciawytwarzajacy ciag impulsów o okresie powtórzenia wyznaczonym przez
iloczyn liczby odpowiadajacej stanowi pamieci 2 i okresu powtarzania impulsów wzorcowych. Jest on miara
odstepu czasu miedzy dwoma ostatnimi impulsami na wejscr.* ukladu. Pierwszy impuls wejsciowy wystepujacy
po zaniku zeruje licznik 1 nie zmieniajac stanu pamieci 2, kazdy nastepny impuls przenosi równiez stan licznika 1
do pamieci 2. Caloscia pracy ukladu steruje logiczny uklód decyzyjny 5.
Claims (3)
1. Sposób przetwarzania finalu dopplerowskicflo, znamienny tym, 5:e w czknie trwania zaników sygnalu doppierowskiego przetworzony r-z^al tworzy use w postuci ciagu impuLow o ukre«r;e powiazania równym odstepowi c<:asu mUczy dworna ost«Kn?roi impulsami wystepujacymi w irnpubcwym sygnale dopp!e«*owsk?m. -
2. Sposób, wedluj zasti*. 1, znamienny tym, ie za oznoke wystapienia zaniku przyjmuje sie brak impulsu sygnalu doppierowskiego w przKLUe czasu o wartosci k-kromir: wieks^j, korzystnie 2-krotnie, od wartosci odstepu czr.su miedzy dwoma ostatnimi imp; 'sirni sygnalu doppierowskiego.93 519 3
3. Cyfrowy uklad pamieci do przetwarzania sygnalu dopplerow?kiego, znamienny tym, ze posiadd licznik impulsów wzorcowych (1) o okresie powtarzanie (TW2), którego wyjscie jest polaczone z wejsciem pamieci (2) oraz zjedn/m z dwóch wejsc komparatorów (3) i (4), których drugie wejscia sa polaczone z wyjsciem pamieci (2), zas logiczny uklad decyzyjny (5), którego jedno z wyjsc stanowi wyjscie ukledu (Wy}, drugim wyjsciem jest polaczony z licznikiem impulsów wzorcowych (1), a trzecim wyjsciem jest polaczony z pamiecia, (2), przy czym jedno z wejsc jest polaczone z wyjsciem komparatora (3) a drugie z wejsc jest polaczone z wyjsciem komparatora (4), zas trzecie wejscie stanowi wejscie ukladu (We). xt
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PL18049875A PL93519B1 (pl) | 1975-05-17 | 1975-05-17 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PL18049875A PL93519B1 (pl) | 1975-05-17 | 1975-05-17 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| PL93519B1 true PL93519B1 (pl) | 1977-06-30 |
Family
ID=19972139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PL18049875A PL93519B1 (pl) | 1975-05-17 | 1975-05-17 |
Country Status (1)
| Country | Link |
|---|---|
| PL (1) | PL93519B1 (pl) |
-
1975
- 1975-05-17 PL PL18049875A patent/PL93519B1/pl unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3075189A (en) | Radar | |
| GB1124989A (en) | A radar installation comprising a digital evaluating circuit | |
| GB1312945A (en) | Coherent pulse doppler radar | |
| US4203112A (en) | Method and system for increasing the distance which can be unambiguously measured by a radar system | |
| GB1028339A (en) | Improvements relating to pulse radar equipment | |
| PL93519B1 (pl) | ||
| US4001682A (en) | Ambiguity free digital averaging phase meter | |
| IE43734L (en) | Transition indicator for two-level signal | |
| US4034371A (en) | Apparatus and methods for differentiating between synchronous and asynchronous response signals in secondary radar devices | |
| US3705358A (en) | Digital prf filter | |
| US3562558A (en) | Delay line control gated micrologic clock generator | |
| US3258698A (en) | Modulation crossover selector | |
| GB1411688A (en) | Accumulating radar echo detector | |
| US3169244A (en) | Moving target simulator | |
| US3702475A (en) | Search-track decision circuit for distance measuring equipment | |
| JPS6254189A (ja) | 車両用ランダム変調レ−ダ装置 | |
| US2474219A (en) | Pulse generating system | |
| US3378838A (en) | System for metering the nonambiguous speeds of the targets by means of radar employing two operative frequencies and a coherent memory filter | |
| US4392749A (en) | Instrument for determining coincidence and elapse time between independent sources of random sequential events | |
| SU744937A1 (ru) | Формирователь импульсов дл устройства измерени средней частоты случайного сигнала | |
| SU864538A1 (ru) | Устройство допускового контрол | |
| US3909707A (en) | Frequency ratio indicating circuit arrangements | |
| SU1672411A1 (ru) | Измеритель временных интервалов | |
| SU1465872A1 (ru) | Устройство дл измерени периода | |
| GB1458994A (en) | Demodulators for frequency shift keyed signals |