Przedmiotem wynalazku jest uklad sterowania wyswietlaniem zmian w mostku RLC.W mostkach RLC podczas zmiany zakresu pomiarowego oraz wybierania rodzaju pomiaru, to znaczy przygotowania ukladu do pomiaru rezystancjijndukcyjnosci lub pojemnosci zachodzi potrzeba wyswietlania miana mierzonej wielkosci. W znanych rozwiazaniach, do sterowania wyswietlaniem zmian stosuje sie zestawy przelaczników, za pomoca których podaje sie napiecie stale na odpowiednie zarówki wyswietlajace miana.W ukladzie wedlug wynalazku, zastosowano uklady logiczne polaczone z przelacznikami zakresu i rodzaju pomiaru oraz tranzystory kluczujace, do kolektorów których dolaczone sa poprzez diody pólprzewodnikowe, zarówki wyswietlajace miana. Uklad zawiera trzy tranzystory, z których dwa sterowane sa z ukladów logicznych, natomiast trzeci poprzez bramke logiczna z kolektorów dwóch pozostalych tranzystorów. Zarówki wyswietlajace miana stanowia uklad trzech grup odpowiednio do trzech mierzonych wielkosci. Kazda grupa zawiera trzy zarówki, wyswietlajace pochodne mian, dolaczone po jednej poprzez diode do kolektora kazdego z tranzystorów.Przedmiot wynalazku przedstawiony jest w przykladzie wykonania na rysunku, który przedstawia uklad sterowania wyswietlaniem dziewieciu mian w mostku do pomiaru rezystancji, indukcyjnosci i pojemnosci.Uklad zawiera siedmiopozycyjny przelacznik zakresów P1 oraz trzypozycyjny przelacznik rodzaju pomiaru P2, których styki zbiorcze polaczone sa z dodatnim biegunem zródla napiecia zasilania. Zwarte styki 1 i 2 przelacznika P1 polaczone sa poprzez rezystor R1 z baza tranzystora kluczujacego T1. Zwarte styki 1 i 2 przelacznika P1 polaczone sa poprzez rezystor R1 z baza tranzystora kluczujacego Tl. Z baza tego tranzystora Tl polaczone jest równiez wyjscie bramki logicznej ilf której jedno wejscie polaczone jest ze stykiem 3 przelacznika P1, a drugie ze stykiem R przelacznika P2. Rezystor R1 i bramka it stanowia uklad logiczny U sterujacy tranzystor Tl. Styk 6 przelacznika P1 polaczony jest z jednym wejsciem bramki logicznej i3, której wyjscie polaczone jest z baza tranzystora T3. Drugie wejscie bramki i3 polaczone jest z wyjsciem bramki2 90 519 logicznej „lub", której jedno wejscie polaczone jest ze stykiem C, a drugie ze stykiem L przelacznika P2. Z baza tranzystora T3 polaczony jest równiez poprzez rezystor R2 styk 7 przelacznika P1. Rezystor R2 oraz bramki logiczne i3 i „lub" stanowia uklad logiczny U2 sterujacy tranzystor T3. Z kolektorów tranzystorów T1 i T3 poprzez bramke logiczna i2 sterowany jest tranzystor T2. Emitery tranzystorów T1, T2, T3 polaczone sa z punktem o potencjale odniesienia ukladu.Zarówki wyswietlajace miana stanowia uklad trzech grup po trzy zarówki polaczone jednymi elektrodami z odpowiednim stykiem przelacznika rodzaju pomiaru P2. Ze stykiem L polaczone sa zarówki pH, mH i H polaczone drugimi elektrodami odpowiednio poprzez diody pólprzewodnikowe D1, D4 i D7 z kolektorami tranzystorów T1, T2 iT3. Ze stykiem R polaczone sa zarówki fi, kfi i MJ2 polaczone drugimi elektrodami odpowiednio poprzez diody D2, D5 i D8 z kolektorami tranzystorów T1, T2 i T3. Ze stykiem C polaczone sa zarówki juF, nF i pF polaczone, analogicznie do poprzednich, odpowiednio poprzez diody D3, D6 i D9 z kolektorami tych tranzystorów T1, T2 i T3, Opisany uklad realizuje wyswietlanie mian wedlug tabeli: n. Zakres N. (P1) 1 2 3 4 5 6 7 Rodzaj N. pomiaru N (P2) X.— V ' — L /xH /xH mH mH mH H H § fi fi fi kfi kfi kfi Mfi C /iF /iF nF nF nF pF pF Ustawienie przelaczników P1 i P2 w dowolnej pozycji powodujace podanie napiecia na uklad logiczny U1 lub U2 sterujacy odpowiednio tranzystorami T1 lubT3, które yychodzac w stan nasycenia umozliwiaja przeplyw pradu przez ta zarówke, na która zostalo podane napiecie poprzez przelacznik P2. Wyswietlenie mian przez zarówki mH, kfi lub nF polaczone z kolektorem tranzystora T2 nastepuje wtedy, gdy na bazach tranzystorów T1 i,T3 panuje napiecie utrzymujace je w stanie nieprzewodzenia (zatkania). PL