PL90269B1 - - Google Patents

Description

Przedmiotem wynalazku jest sposób sterowania przetwornicy napiecia oraz uklad przetwornicy znajdujace zastosowanie zwlaszcza w ukladach wysokiej czestotliwosci. Zadaniem ukladu sterujacego przetwornicy napie¬ cia jest utrzymanie napiecia wyjsciowego na okreslonym niezmieniajacym sie poziomie niezaleznie od zmian napiecia zasilajacego i pradu obciazenia.

Znany jest z polskiego opisu patentowego 73913 sposób sterowania przetwornicy polegajacy na doprowa¬ dzeniu do obwodu synfazowego przetwornicy, sygnalu pomocniczego z obwodu sterujacego przetwornice oraz zewnetrznego sygnalu synchronizacji, przy czym w momencie zrównania fazy sygnalu pomocniczego z faza zewnetrznego sygnalu synchronizujacego zostaje wytworzony na wyjsciu obwodu synfazujacego wewnetrzny sygnal synchronizujacy, który wylacza sygnal pomocniczy wlaczajac na stale zewnetrzny sygnal synchronizacji.

Znany jest równiez z polskiego opisu patentowego nr 82 247 uklad do synchronizacji czestotliwosci tyrystorowej przetwornicy mocy stosowanej do zasilania telewizyjnej stacji przekaznikowej, w którym wyjscie obwodu synfazujacego impulsy synchronizacji jest polaczone z wejsciem obwodu wytwarzajacego dwa przeciw¬ nie spolaryzowane ciagi impulsów prostokatnych, przy czym wyjscia tego obwodu sa polaczone z wejsciem obwodu sterujacego tyrystorowa przetwornice mocy. Uklady te odznaczaja sie malym zakresem przestrajanla, co powoduje wystepowanie niskiego wspólczynnika stabilizacji, rzedu kilku procent, nawet przy stosunkowo niewielkich zmianach napiecia wejsciowego. Ponadto uklady nie zapewniaja stabilizacji przy braku obciazenia.

Istota sposobu sterowania przetwornicy wedlug wynalazku polega na tym, ze przesuniete wzgledem siebie o pól okresu dwa ciagi impulsów prostokatnych steruja dwa elementy NIE—I bramkowane impulsami o czasie trwania zaleznym od zmian wartosci napiecia wyjsciowego przetwornicy i czestotliwosci dwukrotnie wyzszej od czestotliwosci prostokatnych impulsów sterujacych, a otrzymane w wyniku koincydencji impulsy wyjsciowe steruja na przemian obwody wejsciowe elementów sterujacychprzetwornicy.

Istota ukladu sterowania przetwornicy napiecia wedlug wynalazku polega na polaczeniu wyjscia przetwor¬ nicy z wejsciem ukladu ksztaltujacego impulsy o czasie trwania zaleznym od poziomu napiecia wyjsciowego przetwornicy, przy czym wyjscie ukladu ksztaltujacego jest polaczone z wejsciami bramkujacymi dwu elementów NIE—I. Wejscie sterujace pierwszego elementu NIE—I jest polaczone z pierwszym wyjsciem ukladu bistabilnego a wejscie sterujacego drugiego elementu NIE-I Jest polaczone z drugim wyjsciem ukladu bistabilne* go, którego wejscie jest polaczone z generatorem napiecia piloksztaltnego. Natomiast wyjscia elementów NIE-I sa polaczone z obwodami wejsciowymi elementów sterujacych przetwornicy napiecia.2 90269 Uklad sterowania przetwornicy jest odtworzony w przykladzie wykonania na rysunku, na którym fig. 1 przedstawia schemat blokowy ukladu, a fig. 2 przebiegi czasowe napiec na wyjsciach poszczególnych bloków funkcjonalnych ukladu sterowania przetwornicy.

Uklad sterowania przetwornicy napiecia wedlug wynalazku.zawiera dwa elementy NIE-I 5 i 6, których wyjscia sa polaczone z obwodami wejsciowymi ukladów sterowania przetwornicy 7 i 8. Wejscie sterujace elementów NIE-I 5 i 6 sa polaczone z wyjsciami przelaczajacymi przerzutnika R—S 4. Wejscie bramkujace obydwu elementów kombinacyjnych NIE-I 5 i 6 polaczone sa z wyjsciem ukladu ksztaltujacego 9 impulsy o czasie trwania zaleznym od poziomu napiecia wyjsciowego Uwy przetwornicy. Uklad ksztaltujacy 9 zawiera wzmacniacz róznicowy 10, którego wyjscie jest polaczone z wejsciem komparatora napiecia 1, a którego wyjscie jest polaczone z dyskryminatorem amplitudy 3.

Impulsy Ua generatora napiecia piloksztaltnego 2 podawane sa w punkcie a na wejscie pierwszego komparatora napiecia 1. Na drugie wejscie komparatora napiecia 1 podane sa, poprzez wzmacniacz róznicowy 10 w punkcie b ukladu, zmiany Ub napiecia wyjsciowego przetwornicy. Na wyjsciu komparatora 1, w punkcie c w wyniku porównania napiec Ua i Ub, otrzymuje sie impulsy napiecia Uc o czasie trwania zaleznym od poziomu napiecia wyjsciowego przetwornicy. Impulsy Uc zostaja uformowane w dyskryminatorze amplitudy 3 na impulsy prostokatne Ud i jako wyjsciowe impulsy prostokatne, otrzymane w punkcie d, sa podawane na wejscie bramkujace elementów NIE—I 5 i 6. Jednoczesnie impulsy napiecia piloksztaltnego Ua z generatora 2, wyzwalaja przerzutnik R—S 4. Na dwu wyjsciach przerzutnika R—S 4 w punktach e i f, otrzymuje sie impulsy prostokatne Ue i Uf przesuniete wzgledem siebie o pól okresu, o czestotliwosci dwukrotnie mniejszej od czestotliwosci napiecia piloksztaltnego Ua z generatora 2, sterujacego elementy NIE—I 5 i 6. W przypadku koincydencji impulsu prostokatnego Ue lub Uf i impulsu prostokatnego Ud otrzymuje sie na wyjsciach ukladów NIE—I 5 i 6 w punktach g i h impulsy Ug i Uh sterujace na przemian obwody wejsciowe ukladów sterujacych 7 i 8 przetwornicy.

Uklad sterowania przetwornicy wedlug wynalazku zapewnia wspólczynnik stabilizacji rzedu jednego procenta w szerokim zakresie zmian czestotliwosci do czestotliwosci rzedu 100 kHz.

Claims (2)

Zastrzezenia patentowe

1. Sposób sterowania przetwornicy napiecia wykorzystujacy dwa ciagi impulsów przesunietych w fazie, znamienny tym, ze przesuniete wzgledem siebie o pól okresu dwa ciagi (Ue, Uf) impulsów prostokatnych steruja dwa elementy NIE-I (5 i 6) bramkowane impulsami (Ud) o czasie trwania zaleznym od zmian wartosci napiecia wyjsciowego przetwornicy i czestotliwosci dwukrotnie wyzszej od czestotliwosci impulsów sterujacych (Ue i Uf), a otrzymane w wyniku koincydencji na wyjsciach elementów (NIE—I (5 i 6) impulsy wyjsciowe (Ug i Uh) steruja na przemian obwody wejsciowe elementów sterujacych (7 i 8) przetwornicy.

2. Uklad sterowania przetwornicy napiecia zawierajacy uklady wytwarzajace ciagi impulsów przesunietych w fazie, znamienny tym, ze wyjscie przetwornicy jest polaczone z wejsciem ukladu ksztaltujacego (9) impulsy o czasie trwania zaleznym od poziomu napiecia wyjsciowego przetwornicy, a wyjscie tego ukladu jest polaczone z wejsciem bramkujacym elementu NIE-I (5) i wejsciem bramkujacym elementu NIE-I (6), przy czym wejscie sterujace elementu NIE-I (5) jest polaczone z pierwszym wyjsciem ukladu bistabilnego (4), a wejscie sterujace elementu NIE-I (6) jest polaczone z drugim wyjsciem ukladu bistabilnego (4), którego wejscie jest. polaczone z generatorem napiecia piloksztaltnego (2) ajwyjscia elementów NIE-I (5 i 6) sa polaczone z obwodami wyjsciowymi elementów sterujacych przetwornicy (7 i 8).90269 //>. / 4 r\ r\ i~\ r\ M "h R9.2