Przedmiotem wynalazku jest uklad automatycznego wyboru zakresów w cyfrowym automatycznym mierniku impedancji majacy zastosowanie w pomiarach elektronicznych.Znany stan techniki. Znane sa uklady automatycznego wyboru zakresów wspólpracujace ze znanymi cyfrowymi automatycznymi miernikami impedancji; w których to ukladach wykorzystuje sie dekady rewersyjne jako elementy sterujace kluczowaniem odczepów zakresowych transformatorów w róznicowym mostku pomiarowym. W znanych ukladach sterowanie dekada rewersyjna odbywa sie z bloku kierunku zliczania tej dekady, w którym to bloku nastepuje wybór zakresu w oparciu o sygnal rozrównowazenia mostka oraz odpowiednie impulsy próbkujace. Instruction manual, Automatic Capacitance Bridge-Assembly — Type 1680-A General Radio Company, USA, 1966.Istota wynalazku. Uklad automatycznego wyboru zakresów wedlug wynalazku ma blok detekcji zakresu pomiarowego, którego dwa wejscia sa polaczone z wyjsciami generujacymi impulsy próbkujace 90° i 0° ukladu sterowania miernika impedancji oraz z torem sygnalu rozrównowazenia róznicowego mostka pomiarowego.Jedno z pozostalych czterech wejsc bloku detekcji jest polaczone poprzez zwiemy przycik z wyjsciem sterujacym rezimem pracy ukladu wyboru zakresu z bloku seperacji taktu rejestrów. Drugie wejscie generujace impulsy kasujace jest wlaczone we wspólny dla calego ukladu tor kasujacy, podczas gdy z pozostalych dwóch wejsc bloku detekcji, jedno jest polaczone z wyjsciem generujacym impulsy taktujace ukladu sterowania, nastepne zas wejscie bloku detekcji jest polaczone z wyjsciem przerzutnika ostatniej pozycji jednego z dwóch rejestrów przesuwnych. Wyjscie bloku detekcji sterujace wpisem stanu logicznego „jeden" i wyjscie kasujace ten wpis sa polaczone z wejsciami przerzutników pierwszych dekad ukladu regulacji miernika impedancji, zas wyjscie bloku detekcji bramkujace sygnal startu procesu równowazenia róznicowego mostka pomiarowego jest wlaczone na jedno z wejsc bramki, która swym drugim wejsciem oraz wyjsciem jest wlaczona w tor sygnalu startu procesu równowazenia mostka pomiarowego miernika impedancji. Drugie wyjscie bloku detekcji generujace sygnal konca procesu wyboru zakresu jest polaczone z wejsciem iloczynowej bramki, a drugie wejscie tej bramki jest wlaczone we wspólny dla calego ukladu tor taktujacy. Wyjscie tej bramki jest polaczone z wejsciem bramki sumujacej, której drugie wejscie jest polaczone z wyjsciem z impulsatora. Wyjscie bramki sumujacej jest polaczone2 89 958 z blokiem seperacji taktu rejestrów, którego wyjscia sa polaczone z dwoma przesuwnymi czterobitowymi rejestrami przesuwnymi. Wyjscia tych rejestrów sa polaczone dwoma ukladami kluczujacymi odpowiednie odczepy transformatorów róznicowego mostka pomiarowego cyfrowego automatycznego miernika impedancji. • Zastosowanie w ukladzie wedlug wynalazku prostych rejestrów przesuwnych i nieskomplikowanego ukladu sterowania upraszcza jego budowe, co najbardziej uwydatnia sie w porównaniu zwlaszcza z ukladami wykorzystujacymi dekady rewersyjne. Zbudowanie ukladu na obwodach scalonych ma te dodatkowa zalete, ze zwieksza jego niezawodnosc dzialania.Objasnienie rysunku. Wynalazek jest objasniony w przykladzie realizacji na podstawie zalaczonego rysunku, na którym fig. 1 przedstawia schemat blokowy polaczen ukladu ze znanym wspólpracujacym miernikiem impedancji, zas fig. 2 schemat ideowy ukladu.Przyklad realizacji wynalazku. Uklad automatycznego wyboru zakresów wedlug wynalazku ma blok 1 detekcji zakresu pomiarowego zaopatrzony w przerzutniki 2 i 3 polaczone odpowiednio wejsciami taktujacymi T z wyjsciem e generujacym impulsy próbkujace 90° i wyjsciem f generujacym impulsy próbkujace 0° ukladu sterowania 4 znanego wspólpracujacego miernika impedancji 5 (fig. 1), zas wejsciami I poprzez inwerter 6, przerzutniki 2 i 3 sa polaczone z torem sygnalu rozrównowazenia TR, róznicowego transformatorowego mostka pomiarowego 7 z wyjscia wzmacniacza — komparatora 8, miernika impedancji 5. Natomiast na wejscia informacyjne K wymienionych przerzutników podany jest poziom logicznego zera. Ponadto wyjscia 5 omawianych przerzutników (fig. 2) sa polaczone z wejsciami iloczynowej bramki 9, której wyjscie wlaczone jest na jedno z wejsc bramki 10, na której drugie wejscie podane jest wyjscie Q przerzutnika 11, zas na trzecie wejscie bramki 10 jest podane wyjscie Q przerzutnika d' ostatniej pozycji przesuwnego rejestru 12, z kolei zas wyjscie bramki 10 jest polaczone z wejsciem K przerzutnika 13, a poprzez inwerter 14, z wejsciem I wymienionego przerzutnika 13, którego wejscie taktujace T jest wlaczone we wspólny dla calego ukladu tor taktujacy TT.Wyjscie inwertera 14 jest wlaczone na wejscie iloczynowej bramki 15, zas wyjscie Q przerzutnika 13 jest polaczone poprzez rózniczkujacy czlon 16 z wejsciem bramki 17, której drugie wejscie jest podane na wspólny dla calego ukladu tor kasujacy TK. Ponadto wyjscie Q przerzutnika 13 jest polaczone z dwoma wejsciami R przerzutników 2 i 3 i poza tym to wyjscie Q jest polaczone poprzez zwiemy przycisk P2 — sterujacy rezimem pracy ukladu — z blokiem 18 seperacji taktu rejestrów. Wyjscie kasujace zapis logiczny „1" z bramki 17 jest polaczone z ukladem 19 regulacji miernika impedancji 5, przy czym z ukladem 19 jest polaczone wyjscie Q przerzutnika 13 wpisujace stan logiczny „1" i to samo wyjscie jest równiez wlaczone na wejscie taktujace T przerzutnika 11, zas na wejscie informacyjne D tego przerzutnika jest podany poziom logicznego zera. Wejscie ustawiajace S przerzutnika 11 jest wlaczone do wspólnego dla calego ukladu toru kasujacego TK, a wyjscie Q tego przerzutnika jest wlaczone na jedno z wejsc bramki 20, która swym drugim wejsciem oraz wyjsciem jest wlaczona w tor sygnalu startu procesu równowazenia mostka pomiaroweg 7 miernika impedancji 5.Wyjscie iloczynowej bramki 15 jest polaczone z jednym z wejsc sumujacej bramki 21, zas drugie wejscie tej bramki jest polaczone z wyjsciem impulsatora 22. Natomiast wyjscie bramki 21 jest polaczone z wejsciem taktujacym T przerzutnika 23 oraz z wejsciami bramek 24 i 25 bloku 18 seperacji taktu rejestrów, a wyjsciami Q i Q przerzutnik 23 jest polaczony z wejsciami bramek 24 i 25, zas pozostale wejscia tych bramek sa z soba zwarte i polaczone z przyciskiem P2. Na wejscia informacyjne I i K przerzutnika 23 jest podany poziom logiczny „1", a wejscie kasujace R tego przerzutnika jest wlaczone do wspólnego dla calego ukladu toru kasowania TK.Wyjscia bramek 24 i 25 sa odpowiednio polaczone z wejsciami taktujacymi T przerzutników a t d usytuowanych w czterobitowym rejestrze przesuwnym 26 i przerzutników a'^d' drugiego rejestru przesuwnego 12, przy czym na wejscie D dwu pierwszych przerzutników a i a', obu rejestrów jest podany poziom logicznego zera. Ustawiajace wejscie S pierwszych przerzutników a i a' rejestrów 26 i 12 oraz kasujace wejscia R pozostalych przerzutników obu rejestrów (fig. 2) sa z soba zwarte i polaczone ze wspólnym dla calego ukladu torem kasowania TK, natomiast wyjscia Q wszystkich przerzutników obu rejestrów sa polaczone poprzez uklady kluczujace 27 z róznicowym mostkiem pomiarowym 7 miernika impedancji 5.Uklad wedlug wynalazku dziala we wspólpracy ze znanym cyfrowym automatycznym miernikiem impedancji 5 (fig. 1) zbudowanym z generatora 28 przebiegu sinusoidalnego zasilajacego róznicowy transformatorowy mostek pomiarowy 7, którego sygnal wejsciowy jest proporcjonalny do róznicy sygnalu toru impedancji mierzonej i toru wzorców, okreslany w tresci opisu przedmiotu wynalazku sygnalem rozrównowazenia, jest przetwarzany w ukladzie wzmacniacz — komparator 8 oraz poddawany detekcji w dwóch synchronicznych detektorach fazowych 29 i 30 wytwarzajacych impulsy sterujace uklad sterowania 4, który to uklad poprzez uklad regulacji 19 sprowadza róznicowy mostek 7 do równowagi i wyswietla wynik pomiaru na polu odczytowym 31.Dzialanie ukladu wedlug wynalazku przy wspólpracy ze znanym miernikiem impedancji 5 przebiega nastepujaco. Na wejscie taktujace T rejestru przesuwnego 26 sterujacego klucze elektroniczne wlaczajace89 958 3 odpowiednie uzwojenia zakresowe pradowego transformatora mostka 7 sa podawane impulsy z bramki 24, zas na wejscia taktujace T drugiego rejestru 12 wybierajacego odpowiednie odczepy zakresowe napieciowego transformatora mostka 7 sa podawane impulsy z bramki 25. Przerzutnik 23 bloku 18 (fig. 2) umozliwia seperacje taktu obu torów w ten sposób, by z ciagu impulsów taktowych nieparzyste impulsy taktowaly rejestr 26, zas parzyste rejestr 12. Impulsy taktowe podawane sa badz z toru taktu TT poprzez bramki 15 i 21 badz tez z impulsatora 22. Wybranie odpowiedniego zakresu pomiarowego powoduje blokade taktu rejestrów 26 i 12.Tym procesem w bramkach 24 i 25 i bramce 15 steruje blok 1 detekcji zakresu pomiarowego.Po podaniu impulsu wtórze kasujacym TK uklad wedlug wynalazku zostaje ustawiony w pozycji wyjsciowej. Na wejsciach informacyjnych I iK przerzutnika 13 bloku detekcji 1 sa ustalane stany logiczne wymuszajace na wyjsciu Q tego przerzutnika stan logiczny „1" otwierajacy bramki 24 i 25 bloku seperacji 18 dla impulsów taktujacych T rejestrów 26 i 12. Stan logiczny „1" wyjscia Q przerzutnika 13 podany na wejscia R przerzutników 2 i 3 umozliwia prace bloku detekcji 1, natomiast stan Q przerzutnika 13 realizuje wpis stanu logicznego „1" na odpowiednich pozycjach ukladu regulacji 19 miernika 5. Blok 1 detekcji zakresu pomiarowego przeprowadza badania koincydencji sygnalu rozrównowazenia z impulsami próbkujacymi 0° 190°. Stan logiczny zero uzyskany w procesie detekcji zakresu na wyjsciu bramki 9 bedacy sygnalem wybrania prawidlowego zakresu, zmienia stany wejsc informacyjnych I iK przerzutnika 23 w ten sposób, ze stan wyjsciowy Q przerzutnika 13 blokuje tory taktu rejestrów 12 i 26 umozliwiajac utrzymanie stanów wyjsciowych rejestrów w sekwencji wybierajacej odczepy transformatorów, przypisanej wybranemu zakresowi. Po wybraniu zakresu pomiarowego stan logiczny zero z wejscia D przerzutnika 11 zostaje przepisany zboczu impulsu z wyjscia Q przerzutnika 13 na wyjscie Q przerzutnika 11 blokujac bramke 10, zas zbocze impulsu z wyjscia Q przerzutnika 13 poprzez czlon rózniczkujacy 16 i bramke 17 kasuje stany „1" na pozycjach ukladu regulacji 19 miernika 5. Stan logiczny wyjscia Q przerzutnika 13, blokuje poprzez wejscia R przerzutników 2 i 3 blok 1 detekcji zakresu. Stan logiczny wyjscia Q przerzutnika 11 blokuje poprzez bramke 20 tor pomiarowy miernika 5 do momentu wybrania odpowiedniego zakresu, a po jego wybraniu wymieniona blokujaca bramka 20 zostaje otwarta i mozliwe jest dokonanie pomiaru na wybranym zakresie. PL