Przedmiotem wynalazku jest sposób przetwarza¬ nia napiecia stalego na czas w calkujacym wolto¬ mierzu cyfrowym.Znany jest sposób przetwarzania napiecia stale¬ go na czas polegajacy na kolejnym calkowaniu na¬ piecia mierzonego i napiecia wzorcowego. Na po¬ czatku cyklu przetwarzania napiecie na wejsciu i wyjsciu integratora znajduje sie na umownym poziomie zerowym. Pierwsza faza przetwarzania napieciowo-czasowego trwa od momentu wlaczenia na wejscie integratora napiecia mierzonego, wsku¬ tek czego nastepuje calkowanie tego napiecia trwa¬ jace wzorcowy przedzial czasu okreslony przez ge¬ nerator i dekadowy licznik impulsów. Napiecie wyjsciowe integratora po zakonczeniu tej fazy przetwarzania jest proporcjonalne do napiecia mie¬ rzonego. Po ostatnim impulsie zegarowym wzorco¬ wego przedzialu czasu, który to impuls wystepuje na wyjsciu licznika, nastepuje odlaczenie napiecia mierzonego i na wejscie integratora dolaczone jest napiecie wzorcowe o polaryzacji przeciwnej do po¬ laryzacji napiecia mierzonego. W ten sposób w dru¬ giej fazie przetwarzania napieciowo-czasowego na¬ stepuje calkowanie napiecia wzorcowego. Integra¬ tor rozladowuje sie ze wzorcowym nachyleniem niezaleznym od napiecia mierzonego. Rozladowanie integratora nastepuje do umownego poziomu zero¬ wego, przy czym osiagniecie tego poziomu jest syg¬ nalizowane przez komparator. Czas tego rozlado- wania, mierzony liczba impulsów zegarowych, jest wprost proporcjonalny do napiecia mierzonego.Znany sposób ma te wade, ze przy prze¬ twarzaniu napiec o malej wartosci bezwzglednej powstaje uchyb przetwarzania spowodowany sta¬ nami nieustalonymi, powstajacymi na wyjsciu in¬ tegratora po przelaczeniu napiec na jego wejsciu.Superpozycja napiecia wyjsciowego integratora i stanu nieustalonego w czasie calkowania napie¬ cia wzorcowego powoduje w pewnych okolicznos¬ ciach przekroczenie umownego poziomu zerowego na wyjsciu integratora w innym czasie niz czas wynikajacy z calkowania samego napiecia wzor¬ cowego. Nastepuje to wtedy, gdy amplituda stanu nieustalonego jest wieksza od poziomu napiecia na wyjsciu integratora w momencie zakonczenia calkowania napiecia mierzonego.Komparator reaguje na przejscia napiecia na wyjsciu integratora przez umowny poziom zero¬ wy spowodowane wystepowaniem stanu nieustalo¬ nego i wskutek tego licznik rejestruje wartosc czasu rózniaca sie od wartosci bedacej rzeczywis¬ tym wynikiem przetwarzania. Róznica tych dwóch czasów jest bezwzglednym bledem przetwarzania, a uchyb wzgledny przetwarzania jest tym wiek¬ szy im krótszy jest czas przetwarzania. Mozna wiec zmniejszyc blad przetwarzania przez wydlu¬ zenie czasu przetwarzania, co jednak zmniejsza walory uzytkowe takiego przetwornika, szczegól- 84 2103 nie jesli zastosowany jest on w woltomierzu cyf¬ rowym.Celem wynalazku jest opracowanie sposobu umozliwiajacego przetwarzanie napiecia stalego na czas, nie posiadajacego omówionej wyzej wady.Cel ten osiagnieto przez to, ze po fazie, w któ¬ rej calkuje sie napiecie mierzone wprowadza sie faze, w której do wejscia integratora doprowadza sie napiecie wzorcowe o polaryzacji zgodnej z po¬ laryzacja napiecia mierzonego i calkuje sie to na¬ piecie przez kolejny wzorcowy przedzial czasu, po czym w nastepnej fazie calkuje sie napiecie wzorcowe o polaryzacji przeciwnej do polaryzacji napiecia mierzonego.Sposób wedlug wynalazku zostanie wyjasniony w oparciu o uklad calkujacego woltomierza cyfro¬ wego przedstawiony na rysunku, na którym fig. 1 przedstawia blokowy uklad polaczen calkujacego woltomierza cyfrowego, fig. 2 — wykres napiecia na wyjsciu integratora w funkcji czasu, obejmu¬ jacy wszystkie fazy calkowania.Przed rozpoczeciem pomiaru wszystkie uklady woltomierza znajduja sie w stanie spoczynkowym, to znaczy uklad sterujacy US powoduje rozwarcie tranzystorowych kluczy Kl9 K2 i K3, zerowanie integratora I, zablokowanie bramki B i ustawienie licznika L na stan „zero". Pomiar, a wiec i po¬ czatek przetwarzania, inicjuje wyslanie przez uklad sterujacy US sygnalu startu. Powoduje to otwarcie bramki B i impulsy z generatora wzor¬ cowego G zostaja zliczane przez licznik L. Jedno¬ czesnie sygnal startu powoduje zwarcie klucza Kj, który umozliwia zalaczenie na wejscie inte¬ gratora I napiecia mierzonego Ux o polaryzacji dodatniej lub ujemnej. W ten sposób rozpoczyna sie pierwsza faza przetwarzania napieciowo-cza- sowego, w której nastepuje calkowanie napiecia mierzonego Ux. W momencie osiagniecia przez licznik L, po czasie TN od momentu wyslania syg¬ nalu startu, pierwszego stanu A przesyla on od¬ powiedni sygnal do ukladu sterujacego US, który powoduje rozwarcie klucza K4. Tak wiec do tego momentu bezwzgledna wartosc napiecia na wyj¬ sciu integratora I wzrosla od umownego poziomu zerowego .do wartosci UTn. Jednoczesnie nastepuje zwarcie klucza K2, jesli napiecie mierzone Ux by¬ lo wieksze od zera lub klucza K3, jesli napiecie mierzone Ux bylo mniejsze od zera. W ten sposób w drugiej fazie przetwarzania napieciowo-czaso- wego nastepuje calkowanie napiecia wzorcowego +UN ltfb —UN o polaryzacji zgodnej z polaryza¬ cja napiecia mierzonego Ux. Trwa ono przez czas TPl, to znaczy do momentu osiagniecia przez licz¬ nik L drugiego stanu B.Praktycznie przyjmuje sie, ze czas trwania pierwszej fazy przetwarzania TN jest o dwa rzedy wiekszy od czasu trwania drugiej fazy przetwa¬ rzania TPl. Sygnal drugiego stanu B powoduje, poprzez uklad sterujacy US, zmiane stanów klu¬ czy K2 i K3 na przeciwne do zajmowanych w dru¬ giej fazie przetwarzania. W tym momencie rozpo¬ czyna sie trzecia faza przetwarzania napieciowo- -czasowego, w której nastepuje calkowanie napie¬ cia wzorcowego —UN lulb +Un o polaryzacji prze¬ ciwnej do polaryzacji napiecia mierzonego Ux, Trwa ono do momentu przekroczenia przez napie- 210 4 cie na wyjsciu integratora I umownego poziomu zerowego sygnalizowanego przez komparator K do ukladu sterujacego US. Powoduje to zablokowanie bramki B, przekazanie wyniku przetwarzania cza- sowo-cyfrowego do wskaznika cyfrowego W i sprowadzenie wszystkich ukladów woltomierza do stanu spoczynkowego.Aby zliczana przez licznik L liczba impulsów stanowila wynik pomiaru niezaleznie od polary- zacji napiecia mierzonego Ux, oba napiecia wzor¬ cowe +UN i —Un sa sobie równe co do wartosci bezwzglednej, a Oba stanj- licznika L (stan A i stan B) zostaly dobrane tak, aby wypelnienie licznika L (stan „zero") nastapilo po czasie Tt w trzeciej fazie przetwarzania w momencie, gdy napiecie na wyjsciu integratora I osiaga wartosc równa wartosci napiecia na tymze wyjsciu w chwili osiagniecia przez licznik L pierwszego stanu A, to znaczy napiecie UTn. Tak wiec ilosc impulsów zliczona przez licznik L w czasie TP2 i przekazana do wskaznika cyfrowego W stanowi wynik przetwarzania napiecia mierzonego Ux na wartosc cyfrowa. PL