Pierwszenstwo: 22.03.1973 (P. 161460) Zgloszenie ogloszono: 01.03.1974 Opis patentowy opublikowano: 14.07.1975 78898 KI. 21e,19/26 MKP G01r 19/26 Twórcawynalazku: Janusz Janiczek Uprawniony z patentu tymczasowego: Politechnika Wroclawska, Wroclaw (Polska) Uklad do przetwarzania sredniej wartosci napiecia zmiennego na liczbe impulsów Przedmiotem wynalazku jest uklad do przetwarzania sredniej wartosci napiecia zmiennego na liczbe impulsów majacy zastosowanie zwlaszcza w cyfrowych przyrzadach sluzacych do pomiaru wielkosci elektrycz¬ nych.Znany uklad przetwornika napiecia na liczbe impulsów zawiera przelacznik, sterowany z bloku sterowa¬ nia, laczacy wejscie integratora z wejsciem przetwornika lub ze zródlem stalego napiecia odniesienia. Wyjscie integratora polaczone jest z wejsciem komparatora. Impulsy z wyjscia komparatora doprowadzone sa do bloku sterowania. Sygnalami z bloku sterowania kasowany jest licznik oraz otwierana i zamykana jest bramka, przez która doprowadzane sa do licznika impulsy z generatora synchronizowanego impulsami z powielacza czestotli¬ wosci.Powielacz czestotliwosci powiela czestotliwosc skladowej zmiennej przetwarzanego napiecia. Do bloku sterowania doprowadzone sa równiez impulsy z generatora.Przetwarzanie polega na tym, ze w momencie rozpoczecia sie cyklu pomiarowego z bloku sterowania wysylany jest impuls powodujacy przelaczenie przelacznika tak, by wejscie integratora zostalo polaczone z wejsciem przetwornika, w wyniku czego integrator calkuje przetwarzane napiecie. Proces ten trwa przez pewien okreslony czas, proporcjonalny do wielokrotnosci okresu sygnalu z generatora, a tym samym proporcjonalny do wielokrotnosci okresu skladowej zmiennej przetwarzanego napiecia, po którym nastepuje otwarcie bramki oraz przelaczenie przelacznika, który laczy wejscie integratora z wyjsciem zródla stalego napiecia odniesienia. Od tego momentu integrator calkuje napiecie odniesienia o polaryzacji przeciwnej w stosunku do sredniej polaryzacji przetwarzanego napiecia. Tym samym napiecie na wyjsciu integratora dazy do zera, przekroczenie którego sygnalizowane jest przez komparator. Impuls z komparatora doprowadzony do ukladu sterowania powoduje zamkniecie bramki. Liczba impulsów zliczona w liczniku jest proporcjonalna do sredniej wartosci przetwarzanego napiecia.Wady znanego ukladu przetwornika wartosci sredniej napiecia zmiennego na liczbe impulsów wynikaja z zastosowania bloku powielacza czestotliwosci, który pracuje poprawnie przy waskim zakresie zmian powielanej czestotliwosci.Celem wynalazku jest opracowanie ukladu umozliwiajacego uzyskanie liczby impulsów proporcjonalnej do sredniej wartosci napiecia sygnalów okresowo zmiennych w szerokim zakresie czestotliwosci.2 78 898 Uklad wedlug wynalazku zawiera przelacznik sterowany z bloku sterowania, laczacy wejscie integratora z wejsciem przetwornika lub z wyjsciem zródla napiecia odniesienia generujacego napiecie stale o wartosci proporcjonalnej do czasu calkowania przetwarzanego napiecia. Sygnaly sterujace przelacznik doprowadzone sa równiez do zródla napiecia odniesienia. Wyjscie integratora polaczone jest z wejsciem komparatora. Impulsy z wyjscia komparatora doprowadzone sa do bloku sterowania. Sygnalami z bloku sterowania kasowany jest licznik oraz otwierana i zamykana jest bramka, przez która doprowadzone sa do licznika impulsy z generatora czestotliwosci wzorcowej. Do bloku sterowania doprowadzone jest przetwarzane napiecie zmienne.Zasadnicze korzysci techniczne wynikajace ze stosowania ukladu wedlug wynalazku polegaja na tym, ze w ukladzie uzyskuje sie liczbe impulsów proporcjonalna do sredniej wartosci napiecia sygnalów okresowo zmiennych w szerokim zakresie czestotliwosci.Przedmiotwynalazku przedstawiony jest w przykladzie wykonania na rysunku, który przedstawia schemat blokowy ukladu.Uklad wedlug wynalazku sklada sie z przelacznika 1 sterowanego z bloku sterowania 5, laczacego wejscie integratora 3 z wejsciem 2 ukladu lub z wyjsciem zródla 4 napiecia odniesienia. Zródlo 4 napiecia odniesienia sterowane jest tym samym sygnalem co przelacznik 1. Wyjscie integratora 3 polaczone jest z wejsciem komparatora 6. Impulsy z wyjscia komparatora 6 doprowadzone sa do bloku sterowania 5. Sygnalami z bloku sterowania 5 kasowany jest licznik 9 oraz otwierana i zamykana jest bramka 8, przez która doprowadzane sa do licznika impulsy z generatora 7 czestotliwosci wzorcowych. Do bloku sterowania 5 doprowadzone jest przetwarzane napiecie zmienne z wejscia 2 ukladu.Przetwarzanie sredniej wartosci napiecia na liczbe impulsów polega na tym, ze w momencie rozpoczecia sie cyklu przetwarzania z bbku sterowania 5 wysylane sa impulsy do zródla 4 napiecia odniesienia ido przelacznika 1 powodujace przelaczenie przelacznika 1, tak, by wejscie integratora 3 zostalo polaczone z wejsciem 2 ukladu. Nastepuje calkowanie napiecia przetwarzanego przez czas, równy wielokrotnosci okresu skladowej zmiennej przetwarzanego napiecia, po którym z bloku sterowania 5 wysylane sa impulsy do zródla 4 napiecia odniesienia, db przelacznika 1 powodujace polaczenie wejscia integratora 3 poprzez przelacznik 1 z wyjsciem zródla 4. Równoczesnie kasowany jest licznik 9 oraz zostaje otwarta bramka 8, przez która przechodza do licznika 9 impulsy z generatora 7. Nastepuje okres calkowania napiecia odniesienia, którego wartosc jest proporcjonalna do czasu calkowania napiecia przetwarzanego, a biegunowosc jest przeciwna do sredniej biegunowosci napiecia przetwarzanego. Calkowanie napiecia odniesienia trwa do momentu, w którym integrator 3 powróci do stanu wyjsciowego, co powoduje zamkniecie bramki 8 oraz rozpoczecie ponownego cyklu przetwarzania. Liczba impulsów zliczona w liczniku 9 jest proporcjonalna do sredniej wartosci przetwarza¬ nego napiecia.W porównaniu z dotychczas znanymi ukladami do przetwarzania sredniej wartosci napiecia na liczbe impulsów zaleta ukladu wedlug wynalazku jest przetwarzanie napiec zmiennych w szerokim zakresie czestotli¬ wosci. PL PL