PL75615B2 - - Google Patents

Download PDF

Info

Publication number
PL75615B2
PL75615B2 PL15574672A PL15574672A PL75615B2 PL 75615 B2 PL75615 B2 PL 75615B2 PL 15574672 A PL15574672 A PL 15574672A PL 15574672 A PL15574672 A PL 15574672A PL 75615 B2 PL75615 B2 PL 75615B2
Authority
PL
Poland
Prior art keywords
signals
amplifier
contacts
logical
logic
Prior art date
Application number
PL15574672A
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to PL15574672A priority Critical patent/PL75615B2/pl
Publication of PL75615B2 publication Critical patent/PL75615B2/pl

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

Pierwszenstwo Zgloszenie ogloszono: 30.05.1973 Opis patentowy opublikowano: 20.12.1975 75615 KI. 21a1,36/00 MKP H03k 13/02 1 Urzedu Pat»nto**ego 1 fitom ******* kcwl' 1 Twórca wynalazku: Pawel Baranowski Uprawniony z patentu tymczasowego: Politechnika Lódzka, Lódz (Polska Przetwornik cyfrowo-analogowy Przedmiotem wynalazku jest przetwornik cyfro- wo-analogowy przetwarzajacy kazda kolejna kombi¬ nacje logicznych sygnalów dwuwartosciowych po¬ dawanych osobno w dwóch zbiorach na dwa wejscia, na dowolnie nastawialna wartosc sygnalu napieciowego lub pradowego wedlug nastepujacej zaleznosci: z=«yJ)+(p(x1)[f(yJ+1)+f(yJ)] w której: z — oznacza wyjsciowy sygnal napieciowy liib pradowy x. — zbiór zawierajacy ni logicznych sygnalów dwuwartosciowych y.. — zbiór zawierajacy dwuwartosciowych i, j — numery kolejnej kombinacji sygnalów lo¬ gicznych przy czym i £ (1 -r- 2ni) i j E (1 -r- 2n*J Znane przetworniki cyfrowo-analogowe realizuja przebiegi nieciagle w formie linii schodkowej lub lamanej. Przebieg linii lamanej najbardziej zblizo¬ ny do przebiegu ciaglego realizuje przetwornik cyfrowo-analogowy zawierajacy element calkujacy, który wypelnia przebieg schodkowy wyznaczajacy obwiednie danej funkcji. Budowa i nastawianie takiego przetwornika jest uciazliwe poniewaz stala czasowa elementu calkujacego musi byc scisle do¬ pasowana do nastawianej czestotliwosci przebiegu funkcji. Przy wolnych przebiegach operacja taka jest bardzo czasochlonna.Celem wynalazku jest przetwornik zmniejszaja- 5 cy te niedogodnosci.Zadanie techniczne wytyczone do osiagniecia te¬ go celu zostalo rozwiazane zgodnie z wynalazkiem w ten sposób, ze w przekazniku zawierajacym deszyfratory, wzmacniacze i zespoly przekazników i o kontaktowych jeden z tych zespolów jest wypo¬ sazony w zespól par styków polaczonych kazdy z jednej strony z suwakami dwóch sasiednich po¬ tencjometrów a z drugiej przez wzmacniacz syme¬ tryczny z dzielnikiem rezystorowym, który stano- 15 wia polaczenie szeregowo rezystory z odczopami polaczonymi z zespolem pojedynczych styków, który z kolei jest polaczony z wejsciem niesyme¬ trycznego wzmacniacza.Przedmiot wynalazku w przykladzie wykonania 20 uwidoczniony zostal na rysunku, na którym przed¬ stawiono schemat przetwornika.Wejscie przetwornika stanowia dwa deszyfra¬ tory Dj i D2 polaczone kazdy ze wzmacnia¬ czem Wpl i Wp2, do których przylaczone sa ze- 25 spoly przekazników kontaktowych Pki i Pk* Ze¬ spól przekaznika kontaktowego Pk2 jest wyposa¬ zony w zespól z"s zlozony z n2 styków s"\ Kazdy ze styków s" jest polaczony z jednej strony z su¬ wakami dwóch sasiednich potencjometrów F z ze- 30 spolu zp a z drugiej strony przez symetryczny 75 6153 75 615 4 wzmacniacz Wj z rezystorowym dzielnikiem DR, który stanowia szeregowo polaczone rezystory R w ilosci iii z odczepami polaczonymi z pojedynczy¬ mi stykami S, stanowiacymi zespól przelaczaja¬ cy z's, który z kolei jest polaczony z wejsciem •niesymetrycznego wzmacniacza W2.Deszyfratory Dj i D2 przetwarzaja kazda kombi¬ nacje sygnalów wejsciowych na pojedynczy sygnal logiczny pojawiajacy sie na wyjsciu odpowiada¬ jacym kolejnej kombinacji. Deszyfrator Dj prze¬ twarza nt kombinacji sygnalów wejsciowych zbio¬ ru x. na iii sygnalów wyjsciowych natomiast deszyfrator D2 przetwarza n2 kombinacji sygna¬ lów zbioru Y. na n2 sygnalów wyjsciowych.Sygnalami z deszyfratorów Dt i D2 sterowane sa zespoly wzmacniaczy Wpl i Wp2, które z kolei powoduja zadzialanie przekazników kontaktowych Pki i Pk2 w taki sposób, ze kazdy sygnal z deszy- fratora B1 powoduje zalaczenie styku S z zespolu przylaczajacego z's, natomiast kazdy sygnal z de- szyfratora D2 powoduje zalaczenie pary styków s" z zespolu styków z"s. Zespól przelaczajacy z"s za¬ lacza wedlug kolejnej kombinacji sygnalów wejs¬ ciowych zbioru yi? miedzy suwaki sasiednich po- tencjomatrów P z zespolu zp, dzielnik rezystoro- wy DR przez wzmacniacz Wj, w ten sposób na •dzielniku rezystorowym DR wystepuje róznica po¬ tencjalów wynikajaca z polozenia suwaków dwóch sasiednich potencjometrów P.Zespól przelaczajacy z's zalacza wedlug kolejnej kombinacji sygnalów wejsciowych Xt na wejscie wzmacniacza W2 potencjaly posrednie miedzy su¬ wakami sasiednich potencjometrów.Na wyjsciu wzmacniacza W2 otrzymywany jest napieciowy sygnal wedlug zaleznosci: z=«yp + cp(xi)[f(yj+1)—ftyp] gdzie funkcja przejscia l(y^) jest wartoscia na¬ piecia nastawianego na j-tym potencjometrze P, natomiast funkcje* cp(x:) jest wartoscia wspólczyni nika okreslajacego posrednia wartosc róznicy po¬ tencjalów miedzy sasiednich potencjometrów P na i-tym rezystorze. PL PL

Claims (1)

1. Zastrzezenie patento we Przetwornik cyfrowo-analogowy przetwarzajacy 10 kazda kolejna kombinacje logicznych sygnalów dwuwartosciowych podawanych osobno w dwóch zbiorach na dwa wejscia, na dowolnie nastawiatoia wartosc sygnalu napieciowego lub pradowego we¬ dlug nastepujacej zaleznosci: 1S 30 z =f(y,) +cc(xi)[f(yj_hl)^f(y.)] w której z — oznacza wyjsciowy sygnal napieciowy lub pradowy xz — zbiór zawierajacy ni logicznych sygnalów dwuwartosciowych yi — zbiór zawierajacy n2 logicznych sygnalów dwuwartosciowych i, j — numery kolejnej kombinacji sygnalów lo¬ gicznych przy czym i £ (1 -- 2ni) i j s (i +- 2n2) cp(xi) = 0, zawierajacy deszyfratory, wzmacniacze i zespoly przekazników kontaktowych znamienny tym, ze jeden z zespolów kontaktowych (Pk2) jest wyposazony w zespól (z"s) par styków (s") pola¬ czonych kazdy z jednej strony z suwakami dwóch sasiednich potencjometrów (P) a z drugiej przez symetryczny wzmacniacz (Wj) z dzielnikiem rezy¬ storowym (DR), ktÓTy stanowia polaczone szere¬ gowo rezystory (R), z odczepami polaczonymi z ze¬ spolem (z's) pojedynczych styków (s), który z kolei jest polaczony z wejsciem niesymetrycznego wzmac¬ niacza (W2). [i ¦^ % — T32 j Yj |xi B, — Wp, — Pk< R 1 I~~l 1 i i % i I H/j-2 z A Uy CV®/ V^/ MMM_" ;|M&/^f Pnt'4 Rnt i \L Bltk 59/75 r. 120 egz. A4 Cena 10 zl PL PL
PL15574672A 1972-06-02 1972-06-02 PL75615B2 (pl)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PL15574672A PL75615B2 (pl) 1972-06-02 1972-06-02

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PL15574672A PL75615B2 (pl) 1972-06-02 1972-06-02

Publications (1)

Publication Number Publication Date
PL75615B2 true PL75615B2 (pl) 1974-12-31

Family

ID=19958790

Family Applications (1)

Application Number Title Priority Date Filing Date
PL15574672A PL75615B2 (pl) 1972-06-02 1972-06-02

Country Status (1)

Country Link
PL (1) PL75615B2 (pl)

Similar Documents

Publication Publication Date Title
US3705359A (en) Pcm decoder with expansion characteristic
GB784541A (en) Improvements in or relating to magnetic switching circuits
JPS6451827A (en) Electric circuit for analog-digital converter
GB1141348A (en) Improvements in or relating to a broad-band transformer
PL75615B2 (pl)
IL42203A (en) A bridge circuit for measuring low values of resistance
GB1353019A (en) Channel-shaping filter
FR2537818B1 (pl)
GB1477353A (en) Function generator
US3530386A (en) Adjustable voltage source
RU2699588C1 (ru) Многоканальный блок трансформаторной развязки
JPS56162536A (en) Sequential switcher
JPS57194611A (en) Branching and coupling circuit
JPS5651135A (en) Antiside tone circuit
SU1339580A1 (ru) Устройство дл моделировани ошибок в цифровом канале передачи информации
JPS566527A (en) Digital/analog converter
JPS575429A (en) Analog-to-digital conversion circuit
SU811489A1 (ru) Смеситель
SU720751A1 (ru) Линейный импульсный приемник
JPS56104534A (en) Converter
JPS5610730A (en) Negative impedance circuit
JPH049615Y2 (pl)
GB1103598A (en) Improvements relating to digital-analogue converters
JPS5746592A (en) Color solid image pickup device
JPS6115641Y2 (pl)