Pierwszenstwo: 13.03.1972 (P.154011) Zgloszenie ogloszono: 31.05.1973 Opis patentowy opublikowano: 28.02.1975 75133 KI. 21g,4/05 MKP H03k 17/28 Twórcy wynalazku: Kazimierz Hoppe, Leslaw Wasilewski Uprawniony z patentu tymczasowego: Instytut Energetyki, Warszawa (Polska) Uklad elektronicznego czasowego przekaznika podnapieciowego Rrzedlmiotem wynalazku jest uklad elektronicz¬ nego czasowego przekaznika podnapieciowego.Przekaznik obudowany wedlug telgo ukladu reaguje na wartosc modullu napiecia wejisciowego mniejsza od wartosci zadanej, przy czym jest on zasilany napieciem pomocniczym o jednym znaku. Ulklad przeznaczony jest do stosowania jako element iskladowy regulatorów przemyslowych.Dotychczas Stosowane uklady do zwlocznej syg¬ nalizacji nadimiernego obnizania sie lub zaniku na¬ piecia skladaja sie z polaczonych ze soba dwóch czlonów, to jest przekaznika podnapieclowego oraz przekaznika czasowego.Stosowane w tych ukladach przekazniki podna- pieciowe, wyposazone w elemenity magnetyczne, maja petle histerezy. Do ich sterowania stosuje sie napiecie przemienne, iptrzy czym obciazaja one zród¬ lo napiecia znaczna moca. W lukladach tych prze¬ kazniki podnapieciowe Steruja przekaznikami cza¬ sowymi (przy pomdcy zestyku co sprawia, ze czas powrotu calego ukladu do .Stanu wyjsciowego jest icUluigl Stosowane w tych ukladach przekazniki z czlonem opóznienia RC, jako stopien wyjisciowy zawieraja uklad o wspólnym emiterze co sprawia, ze dla uzyskania dlugich opóznien stosuje sie kon¬ densatory o duzej pojemnosci. [Przekazniki te ce¬ chuje niewielka 'moc na wyijisciu.Wada itych ukladów jest koniecznosc stosowania dwóch przekazników polaczonych zestykiem, przy 10 15 20 30 czym ptrzekozndk podnapietiowy zawiera elementy magnetyczne obarczone hiisltereza i obciaza zródlo mierzonego napiecia, znaczna moca, natomiast prze¬ kaznik 'czasowy wymaiga Stasowania kondensatorów o dluzej pojemnosci i ma zbyt mala moc wyjsciowa.Stosowany miejdzy przekaznikami zestyk powoduje, ze caly uklad ma dlugi czas powrotu do Stanu wyjslciowego.Celem wynalazku jest uklad nie zawierajacy tych wad, zbudowany z elementów pólprzewodnikowych, sterowany nacieciem Stalym, powszechnie uzywa¬ nym jako nosnik informacji w regulatorach prze¬ myslowych.Cel (wynalazku zoStall osiagniety w ukladzie ele¬ ktronicznym. Na wejlscki uklad ten zawiera dwa tranzystory jeden w lukladizie o wspólnej bazie i dragi w ukladzie o wispólnyim emiterze. Emiter tranzystora ukladu o wspólnej bazie jest dolaczony poprzez rezystor ido Ibazy tranzystora ukladu o wspólnym emiterze, naltomiiat kolektor tranzysto¬ ra ukladu o wspólnej bazie jest dolaczony poprzez diode do kolektora tranzystora ukladu o wspólnym emiterze i do bazy tranzysitara w ukladzie wtórnika emiterowego. Emiter tego tranzystora jest poprzez rezystor dolaczony do bazy tranzystora stopnia wzmacniajacego. 'Kolektor tranzystora wzmacnia¬ jacego (jest polaczony z baza tranzystora kluczuja¬ cego umieszczonego w petli rozladowania konden¬ satora. Kolektor tranzystora kauczujacego jeslt po¬ laczony poprzez duzy rezystor, ograniczajacy prad 751333 ladowania kondensatora, z dodatnini biegunem na¬ piecia zasilajacego oraz przez maly rezystor, ogra¬ nicza!jacy prad rozladowania, z tandensatorem stanowiacym element czasowy ukladu. Ta sama okladka kondensatora polaczona jest z baza tran¬ zystora stopnia separujacego. Emilter tranzystora stopnia separujacego jest polaczony poprzez diode Zenera z wejsciem ukladu supernalifa skladajacym sie z dwóch tranzystorów. W olbwód kolektorów ukladu suiper-aOifa wlaczony jest przekaznik stano- wiajcy element wykonawczy ukladlu. lziejki zaistosowaniu w uklaldzde wedlug wynalaz¬ ku polaczenia tranzystorów wejsciowych opisanego wyzej, luklad reaguje zarówno na dodatnie jak i na ujemne napiecia wejsciowe, przy czym zasilany jest on napieciem pomócriiczym o jednym znaku i nie obciaza zródla mierzonego napiecia. Próg czulosci ukladu jeslt bardzo imaly poniewaz jeslt narzucony przez zlacze baza-emilter.Przedmiot wynalazku jest przedstawiony w przy¬ kladzie zastosowania na rysunku, iktóry obrazuje schemat polaczen elektrycznych uklaldu.Uklad wedlug wynalazku jeslt zbudowany na¬ stepujajco: na wejsciu zawiera on dwa tranzystory, tranzystor 1 w ukladzie o wspólnej bazie i (tranzy¬ stor 2 w ukladzie o wspólnym emiterze. Emiter tranzystora 1, ukladu o wspólnej bazie, jest dola¬ czony poprzez rezystor do Ibazy tranzystora 2, ukla¬ du o wspólnym emiterze, nattomiast kolektor tran¬ zystora 1, uklaldu o wspólnej bazie, jest dolaczony poprzez diode 3 do kolektora tranzystora 2 ukladu o ws'pólnytm emiterze i do Ibazy tranzystora 4 w ukladzie wtórnika emiterowego. Emiter tranzysto¬ ra 4 poprzez rezystor 5 jest dolaczony do bazy tranzystora 6 stopnia wzmacniajacego. Kolektor tranzystora 6 jest polaczony z baza tranzystora klu¬ czujacego 7 umieszczonego w petli irozladowalnia kondensatora 8. Kolektor itranzylstora kluczujacego 7 (jest (polaczony tpojpirzez duzy rezytslbor 9, ograni¬ czajajcy prad ladowania kondensatora 8, z dodatnim biegunem napiecia zasalajajcego oraz poprzez maly rezystor 10, ograniczajacy prajd rozladowania, z kondensatorem 8 stanowiacym element czasowy ukladu. Ta sama okladka kondensatora 8 polaczona jest z baza tranzystora 11 stopnia separujacego.Emiter ftiranzystora 11 stopnia setoarujacego jeslt polaczony poprzez diode Zenera 12 z wejsciem ukladu sulper-alfa skladajacym slie z tranzystorów 13 i 14. W obwód kolektorów ukladu super-altfa wlajczony jest przekaznik 15 stanowiacy element wykonawczy ukladu.Jezeli napiecie wejsciowe ukladu jest nizsze od napiec progowych tranzystora 1 ukladu o wspólnej bazie i tranzystora 2 ukladu o wspólnym emiterze ¦bo ItanzysJbary te sa w stanie odciecia. W zwiazku z ftyim na wyjsciu czlonu skladajacego sie z tran¬ zystorów 112 oraz diody 3 pojawia sie sygnal bliski wartosci napiecia zasilania. Sygnal ten po¬ przez wtórnik emifoerowy wykonany na tranizyato- 133 4 rze 4 i rezystorze 5 oraz stopien wzmacniajacy na tranzystorze 6 jest doprowadzony do bazy tranzy¬ stora kluczujacego 7 i powoduje odciecie tego tran¬ zystora. Dzieki temu (rozpoczyna (sie proces ladowa- 5 nia kondensatora 8 przez duzy rezystor 9 i po¬ laczony w szereg z nim bardzo maly rezystor 10.Napiecie na kondensatorze 8 jest porównywane z napieciem 12 diody Zenera. Jezeli napiecie na kondensatorze 8 przekracza wartosc napiecia diody 10 Zenera 12 to zostaje wysterowany tranzystor 11 pracujacy jako stopien separujacy i poprzez dkiode Zenera' 12 zostaja wysterowane Itranzystory 13 i 14 pracujajce w ukladzie super-altfa. Powoduje to za¬ dzialanie przekaznika 15 wlaczonego w kolektorach 15 tych tranzystorów. Zadzialanie tego przekaznika nalsltepluje wiec z opóznieniem w 'stosunku do chwili znalezienia sie napiecia wejsciowego ukladu po¬ nizej napiec progowych tranzystorów 1 i 2. Opóz¬ nienie to jest funkcja istalej czasowej obwodu la- 20 dowania kondensatora 8 i wartosci napiecia 12 diody Zenera.Jezeli napiecie na wejsciu ukladu jest co do modulu wieksze od napiec progowych tranzystorów 1 i 2 to zaleznie od jego znaku zostaje wysterowa- 25 ny jeden z tranzystorów 1 lub 2. Doprowadza to do odciecia tranzystora 6 i do nasycenia (tranzysto¬ ra 7. Poprzez nasycony tranzystor 7 i rezystor 10 zostaje rozladowany kondensator 8. Poniewaz stala czasu rozladowania kondensatora jest o kilka rze- 30 dów mniejsza od jego stalej iczasu ladowania wiec czals rozladowania jest pomijalnie maly w stosun¬ ku do czasu ladowania. W wyniku rozladowania kondensatora 8 nastepuje zatkanie tranzystorów 11* 13 i 14 i przejscie przekaznika 15 w pozycje spo- 35 czynkowa. PL