Pierwszenstwo: 13.03.1972 (P.154011) Zgloszenie ogloszono: 31.05.1973 Opis patentowy opublikowano: 28.02.1975 75133 KI. 21g,4/05 MKP H03k 17/28 Twórcy wynalazku: Kazimierz Hoppe, Leslaw Wasilewski Uprawniony z patentu tymczasowego: Instytut Energetyki, Warszawa (Polska) Uklad elektronicznego czasowego przekaznika podnapieciowego Rrzedlmiotem wynalazku jest uklad elektronicz¬ nego czasowego przekaznika podnapieciowego.Przekaznik obudowany wedlug telgo ukladu reaguje na wartosc modullu napiecia wejisciowego mniejsza od wartosci zadanej, przy czym jest on zasilany napieciem pomocniczym o jednym znaku. Ulklad przeznaczony jest do stosowania jako element iskladowy regulatorów przemyslowych.Dotychczas Stosowane uklady do zwlocznej syg¬ nalizacji nadimiernego obnizania sie lub zaniku na¬ piecia skladaja sie z polaczonych ze soba dwóch czlonów, to jest przekaznika podnapieclowego oraz przekaznika czasowego.Stosowane w tych ukladach przekazniki podna- pieciowe, wyposazone w elemenity magnetyczne, maja petle histerezy. Do ich sterowania stosuje sie napiecie przemienne, iptrzy czym obciazaja one zród¬ lo napiecia znaczna moca. W lukladach tych prze¬ kazniki podnapieciowe Steruja przekaznikami cza¬ sowymi (przy pomdcy zestyku co sprawia, ze czas powrotu calego ukladu do .Stanu wyjsciowego jest icUluigl Stosowane w tych ukladach przekazniki z czlonem opóznienia RC, jako stopien wyjisciowy zawieraja uklad o wspólnym emiterze co sprawia, ze dla uzyskania dlugich opóznien stosuje sie kon¬ densatory o duzej pojemnosci. [Przekazniki te ce¬ chuje niewielka 'moc na wyijisciu.Wada itych ukladów jest koniecznosc stosowania dwóch przekazników polaczonych zestykiem, przy 10 15 20 30 czym ptrzekozndk podnapietiowy zawiera elementy magnetyczne obarczone hiisltereza i obciaza zródlo mierzonego napiecia, znaczna moca, natomiast prze¬ kaznik 'czasowy wymaiga Stasowania kondensatorów o dluzej pojemnosci i ma zbyt mala moc wyjsciowa.Stosowany miejdzy przekaznikami zestyk powoduje, ze caly uklad ma dlugi czas powrotu do Stanu wyjslciowego.Celem wynalazku jest uklad nie zawierajacy tych wad, zbudowany z elementów pólprzewodnikowych, sterowany nacieciem Stalym, powszechnie uzywa¬ nym jako nosnik informacji w regulatorach prze¬ myslowych.Cel (wynalazku zoStall osiagniety w ukladzie ele¬ ktronicznym. Na wejlscki uklad ten zawiera dwa tranzystory jeden w lukladizie o wspólnej bazie i dragi w ukladzie o wispólnyim emiterze. Emiter tranzystora ukladu o wspólnej bazie jest dolaczony poprzez rezystor ido Ibazy tranzystora ukladu o wspólnym emiterze, naltomiiat kolektor tranzysto¬ ra ukladu o wspólnej bazie jest dolaczony poprzez diode do kolektora tranzystora ukladu o wspólnym emiterze i do bazy tranzysitara w ukladzie wtórnika emiterowego. Emiter tego tranzystora jest poprzez rezystor dolaczony do bazy tranzystora stopnia wzmacniajacego. 'Kolektor tranzystora wzmacnia¬ jacego (jest polaczony z baza tranzystora kluczuja¬ cego umieszczonego w petli rozladowania konden¬ satora. Kolektor tranzystora kauczujacego jeslt po¬ laczony poprzez duzy rezystor, ograniczajacy prad 751333 ladowania kondensatora, z dodatnini biegunem na¬ piecia zasilajacego oraz przez maly rezystor, ogra¬ nicza!jacy prad rozladowania, z tandensatorem stanowiacym element czasowy ukladu. Ta sama okladka kondensatora polaczona jest z baza tran¬ zystora stopnia separujacego. Emilter tranzystora stopnia separujacego jest polaczony poprzez diode Zenera z wejsciem ukladu supernalifa skladajacym sie z dwóch tranzystorów. W olbwód kolektorów ukladu suiper-aOifa wlaczony jest przekaznik stano- wiajcy element wykonawczy ukladlu. lziejki zaistosowaniu w uklaldzde wedlug wynalaz¬ ku polaczenia tranzystorów wejsciowych opisanego wyzej, luklad reaguje zarówno na dodatnie jak i na ujemne napiecia wejsciowe, przy czym zasilany jest on napieciem pomócriiczym o jednym znaku i nie obciaza zródla mierzonego napiecia. Próg czulosci ukladu jeslt bardzo imaly poniewaz jeslt narzucony przez zlacze baza-emilter.Przedmiot wynalazku jest przedstawiony w przy¬ kladzie zastosowania na rysunku, iktóry obrazuje schemat polaczen elektrycznych uklaldu.Uklad wedlug wynalazku jeslt zbudowany na¬ stepujajco: na wejsciu zawiera on dwa tranzystory, tranzystor 1 w ukladzie o wspólnej bazie i (tranzy¬ stor 2 w ukladzie o wspólnym emiterze. Emiter tranzystora 1, ukladu o wspólnej bazie, jest dola¬ czony poprzez rezystor do Ibazy tranzystora 2, ukla¬ du o wspólnym emiterze, nattomiast kolektor tran¬ zystora 1, uklaldu o wspólnej bazie, jest dolaczony poprzez diode 3 do kolektora tranzystora 2 ukladu o ws'pólnytm emiterze i do Ibazy tranzystora 4 w ukladzie wtórnika emiterowego. Emiter tranzysto¬ ra 4 poprzez rezystor 5 jest dolaczony do bazy tranzystora 6 stopnia wzmacniajacego. Kolektor tranzystora 6 jest polaczony z baza tranzystora klu¬ czujacego 7 umieszczonego w petli irozladowalnia kondensatora 8. Kolektor itranzylstora kluczujacego 7 (jest (polaczony tpojpirzez duzy rezytslbor 9, ograni¬ czajajcy prad ladowania kondensatora 8, z dodatnim biegunem napiecia zasalajajcego oraz poprzez maly rezystor 10, ograniczajacy prajd rozladowania, z kondensatorem 8 stanowiacym element czasowy ukladu. Ta sama okladka kondensatora 8 polaczona jest z baza tranzystora 11 stopnia separujacego.Emiter ftiranzystora 11 stopnia setoarujacego jeslt polaczony poprzez diode Zenera 12 z wejsciem ukladu sulper-alfa skladajacym slie z tranzystorów 13 i 14. W obwód kolektorów ukladu super-altfa wlajczony jest przekaznik 15 stanowiacy element wykonawczy ukladu.Jezeli napiecie wejsciowe ukladu jest nizsze od napiec progowych tranzystora 1 ukladu o wspólnej bazie i tranzystora 2 ukladu o wspólnym emiterze ¦bo ItanzysJbary te sa w stanie odciecia. W zwiazku z ftyim na wyjsciu czlonu skladajacego sie z tran¬ zystorów 112 oraz diody 3 pojawia sie sygnal bliski wartosci napiecia zasilania. Sygnal ten po¬ przez wtórnik emifoerowy wykonany na tranizyato- 133 4 rze 4 i rezystorze 5 oraz stopien wzmacniajacy na tranzystorze 6 jest doprowadzony do bazy tranzy¬ stora kluczujacego 7 i powoduje odciecie tego tran¬ zystora. Dzieki temu (rozpoczyna (sie proces ladowa- 5 nia kondensatora 8 przez duzy rezystor 9 i po¬ laczony w szereg z nim bardzo maly rezystor 10.Napiecie na kondensatorze 8 jest porównywane z napieciem 12 diody Zenera. Jezeli napiecie na kondensatorze 8 przekracza wartosc napiecia diody 10 Zenera 12 to zostaje wysterowany tranzystor 11 pracujacy jako stopien separujacy i poprzez dkiode Zenera' 12 zostaja wysterowane Itranzystory 13 i 14 pracujajce w ukladzie super-altfa. Powoduje to za¬ dzialanie przekaznika 15 wlaczonego w kolektorach 15 tych tranzystorów. Zadzialanie tego przekaznika nalsltepluje wiec z opóznieniem w 'stosunku do chwili znalezienia sie napiecia wejsciowego ukladu po¬ nizej napiec progowych tranzystorów 1 i 2. Opóz¬ nienie to jest funkcja istalej czasowej obwodu la- 20 dowania kondensatora 8 i wartosci napiecia 12 diody Zenera.Jezeli napiecie na wejsciu ukladu jest co do modulu wieksze od napiec progowych tranzystorów 1 i 2 to zaleznie od jego znaku zostaje wysterowa- 25 ny jeden z tranzystorów 1 lub 2. Doprowadza to do odciecia tranzystora 6 i do nasycenia (tranzysto¬ ra 7. Poprzez nasycony tranzystor 7 i rezystor 10 zostaje rozladowany kondensator 8. Poniewaz stala czasu rozladowania kondensatora jest o kilka rze- 30 dów mniejsza od jego stalej iczasu ladowania wiec czals rozladowania jest pomijalnie maly w stosun¬ ku do czasu ladowania. W wyniku rozladowania kondensatora 8 nastepuje zatkanie tranzystorów 11* 13 i 14 i przejscie przekaznika 15 w pozycje spo- 35 czynkowa. PLPriority: March 13, 1972 (P.154011) Application announced: May 31, 1973 Patent description was published: 02/28/1975 75133 KI. 21g, 4/05 MKP H03k 17/28 Inventors: Kazimierz Hoppe, Leslaw Wasilewski Authorized by the provisional patent: Instytut Energetyki, Warsaw (Poland) Electronic temporary undervoltage relay system The subject of the invention is an electronic temporary undervoltage relay. The relay encapsulated according to telgo The system reacts to the value of the input voltage modulus lower than the set value, and it is supplied with an auxiliary voltage of one sign. The system is intended to be used as a component of industrial regulators. The systems used so far for the delayed signaling of an excessive reduction in voltage or loss of voltage consist of two members connected with each other, i.e. an undervoltage relay and a timer. The transmitters used in these systems are - five, equipped with magnetic elements, they have hysteresis loops. For their control, alternating voltage is used, and whereby they load the voltage source with considerable power. In these shocks, the undervoltage relays control the temporary relays (with the help of a contact, which makes the return time of the whole system to the initial state is icUlugel) Relays with a RC delay element used in these systems, as an output stage contain a system with a common emitter, which causes that in order to obtain long delays large capacity capacitors are used. [These relays have a low output power. The disadvantage of these systems is the necessity to use two relays connected by a contact, while the undervoltage cap contains magnetic elements burdened with hiisltereza and loads the source of the measured voltage, significant power, while the time relay requires a long-capacity capacitor adjustment and has too little output power. The contact used between the relays causes that the whole system has a long recovery time to the initial state. The purpose of the invention is not containing these defects, made of semiconductor elements ch, controlled by a steady incision, commonly used as an information carrier in industrial regulators. The purpose of the invention was Steel achieved in an electronic system. As input, this circuit includes two transistors, one in a common-base coupler and dredges in a common-emitter circuit. The common-base transistor emitter is connected through a resistor and to the common-emitter transistor's base, the collector of the common-base transistor is connected via a diode to the collector of the common emitter transistor and to the base of the transistor of the emitter follower. The emitter of this transistor is connected through a resistor to the base of the amplifier stage transistor. The collector of the amplification transistor (it is connected to the base of the keying transistor located in the capacitor discharge loop. The collector of the rubber transistor is connected through a large resistor, limiting the capacitor charging current 751333, to the positive pole of the supply voltage and to the small resistor, limiting the discharge current, with the tandensator constituting the time element of the circuit The same capacitor cover is connected to the base of the separating stage transistor The emilter of the separating stage transistor is connected via a zener diode to the supernalifa input consisting of two transistors. The circuit of the collectors of the suiper-aOifa system includes a relay constituting the actuator of the system. When used according to the invention of the connection of the input transistors described above, the error responds to both positive and negative input voltage, whereby the voltage is supplied by the voltage about one of in the socket and does not burden the source of the measured voltage. The system sensitivity threshold is very important because it is imposed by the base-emilter connector. The subject of the invention is shown in an example of application in the drawing, which is illustrated by the circuit diagram of the circuit. The circuit according to the invention is constructed taperingly: on the input it contains two transistors, transistor 1 in a common emitter circuit i (transistor 2 in a common emitter circuit. The emitter of transistor 1, a common base circuit, is connected via a resistor to the base of transistor 2, a common emitter circuit, and the collector of the transistor is The zistor 1, a common base circuit, is connected via a diode 3 to the collector of transistor 2 of the common emitter circuit and to the transistor base 4 in the emitter follower circuit The emitter of the transistor 4 is connected through the resistor 5 to the base of the amplifier transistor 6 of the amplifier stage. The collector of the transistor 6 is connected to the base of the transistor 7 located in the loop and the discharge of the capacitor 8. The collector the switching voltage 7 (it is connected by a large resistor 9, limiting the charging current of the capacitor 8, with the positive pole of the supply voltage and through a small resistor 10, limiting the discharge current, with the capacitor 8 constituting the timer element of the circuit. The same cover of the capacitor 8 is connected to the base of the transistor 11 of the separating stage. The emitter of the phthiranistor of the 11 stage is connected via the Zener diode 12 to the input of the sulper-alpha circuit consisting of the transistors 13 and 14. The relay 15 is switched on constituting an executive element of the system. If the input voltage of the system is lower than the threshold voltages of the transistor 1 of the circuit with a common base and the transistor 2 of the circuit with a common emitter ¦bo ItanzysJ bars, these are cut off. In connection with the ftyim, a signal close to the value of the supply voltage appears at the output of the component consisting of transistors 112 and diode 3. This signal, through an emiforceer made on transistor 4 and resistor 5, and an amplification stage on transistor 6, is fed to the base of keying transistor 7 and cuts this transistor. Due to this (the process of charging the capacitor 8 through the large resistor 9 and the very small resistor 10 connected in series with it begins (the voltage on capacitor 8 is compared with the voltage 12 of the zener diode. If the voltage on the capacitor 8 exceeds the voltage value) The Zener diodes 12, the transistor 11 working as a decoupling stage is driven and the transistors 13 and 14 working in the super-altfa circuit are actuated by the Zener diode '12. Thus, with a delay in relation to the moment the input voltage of the system is below the threshold voltages of transistors 1 and 2. The delay is a function of the time constant of the capacitor 8 charging circuit and the voltage value 12 of the zener diode. as for the module is greater than the threshold voltages of transistors 1 and 2, then depending on its sign it is driven y one of transistors 1 or 2. This leads to a cut-off of transistor 6 and to saturation (transistor 7. Through saturated transistor 7 and resistor 10, capacitor 8 is discharged. Since the time constant for discharging the capacitor is a few orders less than its constant charge time, so the discharge rate is negligibly small in relation to the loading time. As a result of the discharge of the capacitor 8, the transistors 11 * 13 and 14 are blocked and the relay 15 goes to its rest position. PL