PL73581B2 - - Google Patents
Download PDFInfo
- Publication number
- PL73581B2 PL73581B2 PL14895971A PL14895971A PL73581B2 PL 73581 B2 PL73581 B2 PL 73581B2 PL 14895971 A PL14895971 A PL 14895971A PL 14895971 A PL14895971 A PL 14895971A PL 73581 B2 PL73581 B2 PL 73581B2
- Authority
- PL
- Poland
- Prior art keywords
- synchronization
- information
- circuit
- detection
- channels
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
Wada ukladów synchronizacji pracujacych aryt¬ micznie jest duzo wieksza wrazliwosc na zaklócenia i znieksztalcenia niz ukladów pracujacych rytmicz¬ nie. Wada ukladów synchronizacji pracujacych rytmicznie jest koniecznosc stosowania osobnego kanalu wylacznie dla celów synchronizacji. Wadami znanych sposobów wykrywania przeklaman, nie¬ zaleznych od sposobu synchronizacji, jest koniecz¬ nosc stosowania badz specjalnych kodów detekcyj¬ nych, umozliwiajacych wykrywanie przeklaman, co pociaga za soba komplikacje zarówno urzadzen nadawczych jak i odbiorczych badz dwukrotnej transmisji tego samego bloku informacji, co po¬ ciaga za soba dwukrotne wydluzenie czasu przesy¬ lania, a tym samym zmniejszenie szybkosci trans¬ misji.W przeciwienstwie do znanych sposobów i ukla¬ dów nowoscia sposobu i ukladu wedlug wynalaz- 5 ku jest zastosowanie zarówno do synchronizacji rytmicznej jak i do wykrywania przeklaman wy¬ lacznie ciagu, informacyjnego, przesylanego w for¬ mie prostej i zanegowanej w dwóch kanalach in¬ formacji z tym, ze synchronizacji rytmicznej do- 18 konuje sie za pomoca ciagu synchronizujacego, otrzymanego w wyniku sumowania logicznego obu ciagów informacyjnych, zas wykrywania przekla¬ man, w przypadku pojawienia sie w obydwu ka¬ nalach sygnalów, odpowiadajacych poziomowi „1", 15 dokonuje sie poprzez wykonanie dzialania iloczynu logicznego z prostego i zanegowanego ciagu infor¬ macyjnego, natomiast wykrywania przeklaman, w przypadku pojawienia sie w obydwu kanalach syg¬ nalów odpowiadajacych poziomowi „0", dokonuje sie 20 Poprzez zliczanie do odpowiadajacej dlugosci bloku liczby elementów ciagu synchronizujacego na wyj¬ sciu ukladu sumy logicznej.Uklad synchronizacji i wykrywania przeklaman wedlug wynalazku jest przedstawiony w przyklado- 25 wym rozwiazaniu na zalaczonym rysunku.Urzadzenie, którego czlonem jest uklad wedlug wynalazku, sklada sie z czesci nadawczej CN, z dwóch kanalów informacji KI, K2 oraz czesci od¬ biorczej CO. 30 Dla realizacji sposobu synchronizacji i wykry¬ wania przeklaman wedlug wynalazku w czesci na- 73 58173 581 dawczej CN miesci sie uklad, który w oparciu o zakodowana informacje wejsciowa wytwarza sze¬ regowe w czasie ciagi informacji—prosty i zane¬ gowany — w których poszczególne elementy posia¬ daja wypelnienie, mniejsze od jednosci. Ciagi te odrebnie wprowadzane sa do kanalów informacji KI i K2 i za ich posrednictwem doprowadzane do czesci odbiorczej CO. W ukladzie UZ dokonuje sie demodulacji i odtwarza binarne sygnaly standardo¬ we, przy czym prosty ciag informacyjny podawany jest na wejscie informacyjne ukladu pamieci RP i na jedno z wejsc ukladu wytwarzania ciagu synchronizujacego US, zbudowanego z ukladu sumy ltfgtcznej, ifla k|órj§3o drugie wejscie podawany jest z ukladu* liz £ara|owany ciag informacyjny. Ciag synchronizujacy doprowadzony jest do wejscia synchronizujacego tiklad pamieci RP oraz na wej¬ scie iikla^u^^p^^lsywania UP. W ukladzie tym sygnal inicjujacy przepisanie zawartosci ukladu pa¬ mieci RP do ukladu pamieci buforowej RB, wyt¬ warzany"" JesT:'""tyIkó^~po^zlfczeniu zadanej z góry liczby elementów bloku informacji. Przepisanie •nastapi jednak tylko wówczas, gdy uklad wykry¬ wania przeklaman jedynek UW1 nie spowoduje zablokowania sygnalu przepisywania. Wykrywanie przeklaman w postaci wystepowania w obu kana¬ lach dwóch sygnalów, odpowiadajacych poziomowi „1", dokonywane jest za pomoca ukladu iloczynu logicznego, którego wyjscie polaczone jest wew¬ natrz ukladu UW1 z ukladem pamieci przeklaman jedynek zbudowanego w postaci licznika dwójkowe¬ go. Wyjscia z poszczególnych stopni tego licznika polaczone sa z ukladem sumy logicznej, a sygnal wyjsciowy tego ukladu blokuje sygnal przepisy¬ wania. Wykrywanie przeklaman w postaci wyste¬ powania w obu kanalach dwóch sygnalów odpowia¬ dajacych poziomowi „0", dokonywane jest za po¬ moca ukladu przepisywania UP. W przypadku tego typu przeklamania liczba zliczonych w danym cza¬ sie elementów bloku informacji bedzie mniejsza od zadanej, a wiec nie zostanie wytworzony sygnal przepisywania.Przy stosowaniu sposobu synchronizacji i wykry¬ wania przeklaman wedlug wynalazku jest koniecz¬ ne, aby przerwa pomiedzy poszczególnymi blokami informacji trwala przez okres nie krótszy niz czas trwania jednego elementu. W czasie trwania tej przerwy miedzy poszczególnymi blokami infor¬ macji, uklad wykrywania przerw UWP, zbudowa¬ ny z elementów opóznienia, wytwarza impuls po¬ wodujacy wyzerowanie ukladu UW1 oraz ukladu UP. W ten sposób czesc odbiorcza CO zostaje przy- 5 gotowana do przyjecia nowego bloku informacji. PL PL
Claims (3)
1. Zastrzezenia patentowe 1. Sposób synchronizacji rytmicznej ciagu infor¬ macyjnego i wykrywania przeklaman przy trans- io misji danych, znamienny tym, ze z czesci nadawczej (CN) do czesci odbiorczej (CO) przesyla sie od¬ rebnie dwoma kanalami (KI) i (K2) prosty i za¬ negowany ciag informacyjny z tym, ze synchro¬ nizacji rytmicznej dokonuje sie za pomoca ciagu 15 synchronizujacego otrzymanego w wyniku sumo¬ wania logicznego obu ciagów informacyjnych, zas wykrywania przeklaman w przypadku pojawienia sie w obydwu kanalach sygnalów, odpowiadaja¬ cych poziomowi „1", dokonuje sie poprzez wyko- 20 nanie dzialania iloczynu logicznego z prostego i za¬ negowanego ciagu informacyjnego, natomiast wy¬ krywania przeklaman w przypadku pojawienia sie w obydwu kanalach sygnalów odpowiadajacych po¬ ziomowi „0" dokonuje sie przez zliczanie do od- 25 powiadajacej dlugosci bloku liczby elementów ciagu synchronizujacego na wyjsciu ukladu sumy lo¬ gicznej.
2. Uklad do stosowania sposobu wedlug zastrz. 1, znamienny tym, ze obydwa wyjscia ukladu de- 30 modulacji (UZ) z jednej strony sa polaczone z ukladem wykrywania przeklaman jedynek (UW1), zas z drugiej strony sa polaczone z ukladem wyt¬ warzania ciagu synchronizujacego (US), który to uklad jest polaczony z wejsciem synchronizujacym 35 ukladu (RP) oraz z wejsciem ukladu przepisywania (UP), który w dalszym ciagu jest polaczony z ukla¬ dem pamieci buforowej (RB), a poza tym do wyj¬ scia ukladu wytwarzania ciagu synchronizujacego (US) jest dolaczony ulklad wykrywania przerw (UWP), który z drugiej strony jest polaczony z 40 ukladami (UW1) i (UP).
3. Uklad wedlug zastrz. 2, znamienny tym, ze w celu sygnalizowania w czesci odbiorczej (CO) wykrytych przklaman wzglednie w celu korekcji wykryitych przeklaman na drodze powtórnej tran- 45 smisji przeklamanego bloku informacji, do wyjsc ukladu przepisywania (UP) dolaczony jest uklad sygnalizacji przeklaman (USP).KI. 2131,13/05 73 581 MKP H041 7/00 USP ¦^ UP i1 UWl Pe ! RP l ! i i 1 1 -1 i - :o i/Z i */ 1 CA/ UWP l i [/5 2 PL PL
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PL14895971A PL73581B2 (pl) | 1971-06-22 | 1971-06-22 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PL14895971A PL73581B2 (pl) | 1971-06-22 | 1971-06-22 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| PL73581B2 true PL73581B2 (pl) | 1974-10-31 |
Family
ID=19954778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PL14895971A PL73581B2 (pl) | 1971-06-22 | 1971-06-22 |
Country Status (1)
| Country | Link |
|---|---|
| PL (1) | PL73581B2 (pl) |
-
1971
- 1971-06-22 PL PL14895971A patent/PL73581B2/pl unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4891808A (en) | Self-synchronizing multiplexer | |
| US3967061A (en) | Method and apparatus for recovering data and clock information in a self-clocking data stream | |
| US3504287A (en) | Circuits for stuffing synch,fill and deviation words to ensure data link operation at designed bit rate | |
| JPS61501544A (ja) | デ−タ及び音声通信システム | |
| EP0053623B1 (en) | Data multiplexing apparatus and method, and receiver for use therewith | |
| GB1356878A (en) | Data communication system | |
| US3789303A (en) | Method and apparatus for synchronizing split-phase pcm signals | |
| US3902161A (en) | Digital synchronizer system for remotely synchronizing operation of multiple energy sources and the like | |
| US3387086A (en) | Multiplexing system for synchronous transmission of start-stop signals after removal of the start and stop bits | |
| GB1163981A (en) | Improvements in or relating to Time Division Communication Systems | |
| GB1299226A (en) | Method for synchronizing digital signals and an arrangement for carrying out the method | |
| EP0066620B1 (en) | Circuit for clock recovery | |
| PL73581B2 (pl) | ||
| US3426153A (en) | System for synchronizing digital communication apparatus | |
| US3546592A (en) | Synchronization of code systems | |
| US4099163A (en) | Method and apparatus for digital data transmission in television receiver remote control systems | |
| GB1334000A (en) | Multiplex signalling | |
| US3614620A (en) | Information transmission system | |
| US3537100A (en) | System for processing nrz pcm signals | |
| IE42891B1 (en) | System for simultaneous transmission of several pulse trains | |
| US3610832A (en) | Apparatus for adapting pcm telephone systems to multiplexed telegraph use | |
| SU849521A1 (ru) | Устройство дл цикловой синхронизации | |
| SU1095220A1 (ru) | Устройство дл передачи и приема дискретных сообщений | |
| SU640438A1 (ru) | Устройство синхронизации цифровых сигналов | |
| RU2127943C1 (ru) | Устройство защиты от ошибок |