PL67688B1 - - Google Patents
Download PDFInfo
- Publication number
- PL67688B1 PL67688B1 PL145706A PL14570671A PL67688B1 PL 67688 B1 PL67688 B1 PL 67688B1 PL 145706 A PL145706 A PL 145706A PL 14570671 A PL14570671 A PL 14570671A PL 67688 B1 PL67688 B1 PL 67688B1
- Authority
- PL
- Poland
- Prior art keywords
- output
- integral
- inputs
- adder
- register
- Prior art date
Links
Description
Sumator przyrostu calki 4 moze byc wykonany w postaci sumatora trójwejsciowego, a w tym przy¬ padku wejscia tego sumatora polaczone sa z wyjsciem ukladu mnozacego 3 oraz bezposrednio z wyjsciem rejestru przyrostu calki 5 i wyjsciem bramki 11. PL PL
Claims (1)
1. Zastrzezenia patentowe 1. Uklad integratora cyfrowego w szczególnosci do generacji krzywych, zawierajacy rejestr przy¬ rostu calki, znamienny tym, ze rejestr przyrostu calki (5) ma pojemnosc ograniczona iprzez liczbe (P) ze zródla programu (12) i polaczony jest z jednym z wejsc komparatora (6) bezposrednio lub za po¬ srednictwem ukladu zmiany znaku (7), a drugie wejscie tego komparatora jest polaczone ze zródlem programu (12), przy czym wyjscie rejestru (5) jest polaczone z jednym, z wejsc sumatora korekcyjnego (10), którego wyjscie jest polaczone z jednym z wejsc sumatora przyrostu calki (4). 21. Uklad wedlug zastrz. 1, znamienny tym, ze sumator przyrostu; calki i(4) jest wykonany w postaci sumatora trójwejsciowego, którego wejscia polaczone sa z wyjsciem ukladiu mnozacego (3) oraz bezposrednio z wyjsciem rejestru przy¬ rostu calki (5) i wyjsciem bramki (11). Cena zl 10,— RZG — 236/73 110 + 20 egz. A-4 PL PL
Publications (1)
| Publication Number | Publication Date |
|---|---|
| PL67688B1 true PL67688B1 (pl) | 1972-10-31 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0171595A3 (en) | Floating point arithmetic unit | |
| JPS5284938A (en) | Logic circuit | |
| PL67688B1 (pl) | ||
| JPS5250628A (en) | Key input reading system | |
| JPS51113433A (en) | High speed adder | |
| JPS5230351A (en) | Data processing unit | |
| JPS539450A (en) | Primary digital overall areas passing circuit | |
| JPS53112627A (en) | Division control system | |
| JPS51113431A (en) | Coupling control system between input-output buses | |
| JPS55164942A (en) | Division circuit | |
| JPS5748141A (en) | Address conversion system | |
| JPS51131235A (en) | Electronic register | |
| JPS5435643A (en) | Load system of microprogram | |
| JPS5279743A (en) | Data processing unit | |
| JPS522205A (en) | Information transmission system | |
| JPS53142844A (en) | Information processor | |
| JPS5278334A (en) | Program sequence check system | |
| JPS5518706A (en) | Parallel adder circuit | |
| JPS5685127A (en) | Digital signal processor | |
| JPS52140246A (en) | Information processing unit | |
| JPS5644942A (en) | Information processing unit | |
| JPS52144A (en) | Control input converting system | |
| JPS51117841A (en) | Rounding up equipment | |
| JPS54157050A (en) | Difference operation circuit | |
| JPS51122349A (en) | Jump address determination method by external input |