PL59233B1 - - Google Patents

Download PDF

Info

Publication number
PL59233B1
PL59233B1 PL121611A PL12161167A PL59233B1 PL 59233 B1 PL59233 B1 PL 59233B1 PL 121611 A PL121611 A PL 121611A PL 12161167 A PL12161167 A PL 12161167A PL 59233 B1 PL59233 B1 PL 59233B1
Authority
PL
Poland
Prior art keywords
ring
counters
counter
ring counters
state
Prior art date
Application number
PL121611A
Other languages
English (en)
Inventor
inz. Tadeusz Bartkowski dr
inz. MarianZientalski dr
inz. Miroslaw Radziwanowski mgr
inz. Kazimierz Jankowski mgr
Original Assignee
Politechnika Gdanska
Filing date
Publication date
Application filed by Politechnika Gdanska filed Critical Politechnika Gdanska
Publication of PL59233B1 publication Critical patent/PL59233B1/pl

Links

Description

Opublikowano: 5.II.1970 59233 KI. 21 a1, 36/22 MKP mnkffiy UKD Wspóltwórcy wynalazku: dr inz. Tadeusz Bartkowski, dr inz. Marian Zientalski, mgr inz. Miroslaw Radziwanowski, mgr inz. Kazimierz Jankowski Wlasciciel patentu: Politechnika Gdanska (Katedra Teletransmisji), Gdansk (Polska) Uklad wykrywajacy samokorygujacy nieprawidlowe stany liczników pierscieniowych Przedmiotem wynalazku jest uklad wykrywaja¬ cy i samokorygujacy nieprawidlowe stany liczni¬ ków pierscieniowych.W dotychczas stosowanym rozwiazaniu, funkcje zespolu kontrolujacego prawidlowa prace licznika pierscieniowego spelnia uklad wytwarzajacy jed¬ norazowy impuls w chwili wlaczania napiecia za¬ silania.Wytworzony itmpuls powoduje wpisanie jedynki do pierwszej komórki licznika pierscieniowego, na¬ tomiast pozostale komórki licznika sprowadza sie do stanu zerowego.- Wada takiego ukladu jest nie¬ mozliwosc zadzialania juz w trakcie pracy liczni¬ ka, gdy moga wystapic przeklamania polegajace na pojawieniu sie np. dwóch lulb Wiecej impulsów, czyli stanów „1" licznika, badz zagubienia impul¬ su, stanu „1", w ogóle.Celem wynalazku jest opracowanie ukladu kon¬ trolujacego prawidlowa prace liczników pierscie¬ niowych oraz eliminujacego przeklamania przy¬ padkowe powstajace w momencie wlaczenia lub w czasie pracy licznika.Cel ten zostal osiagniety przez dolaczenie do liczników pierscieniowych ukladu wytwarzajace¬ go kryterium zerowania realizowanego w przypad¬ ku nieprawidlowej pracy liczników. Uklad wytwa¬ rzajacy kryterium zerowania sklada sie z czlonów progowych polaczonych z czlonami identyfikuja¬ cymi które sa polaczone z czlonem sumujacym i wzmacniajacymi. Czlony progowy i identyfikuja- 15 20 25 30 cy stanowia wyposazenie indywidualne dla kazdego z liczników pierscieniowych, natomiast czlon su¬ mujacy i wzmacniajacy jest wspólny dla dowol¬ nej liczby n liczników.Kryterium zerowania powstaje wówczas, gdy" wszystkie komórki licznika sa w stanie zerowym, lub co najmniej dwie komórki sa w stanie „1".W przypadku gdy kryterium zerowania jest spel¬ nione, licznik pierscieniowy pracuje nieprawidlo¬ wo, uklad wypracowywuje sygnal zerowania, który pierwsza komórke licznika pierscieniowego spro¬ wadza do stanu „1", natomiast wszystkie pozostale komórki sprowadza do stanu „0", czyli sprowadza licznik do stanu wyjsciowego.Rozwiazanie takie mozna stosowac zarówno w pojedynczym liczniku pierscieniowym jak i w zespole liczników pierscieniowych.Wynalazek zostanie blizej objasniony na przy¬ kladzie wykonania przedstawionym na rysunku, na którym fig. 1 przedstawia schemat blokowy ukla¬ du, a fig. 2 — uproszczony schemat ideowy.Zasada dzialania ukladu jest nastepujaca: Wszystkie komórki licznika pierscieniowego l-l...n polaczone sa poprzez opory Rx-^Rn do czlo¬ nu progowego 2-l...n zrealizowanego na tranzysto¬ rze Tr^ W przypadku gdy zadna z komórek licznika nie jest w stanie „:1", wówczas na wyjsciu czlonu pro¬ gowego 2-l...n wystapi niski potencjal, tranzystor TrA jest calkowicie zatkany. 5923359233 Jezeli z kolei którakolwiek z komórek licznika pierscieniowego jest w stanie „1", potencjal na wyjsciu czlonu progowego Z-1-...n zwieksza sie, tranzystor Trx zaczyna przewodzic. Jezeli natomiast co najmniej dwie komórki licznika sa w stanie „1", napiecie na wyjsciu czlonu progowego 2-l...n przyj¬ muje maksymalna wartosc, tranzystor Trx jest cal¬ kowicie nasycony.Napiecie wyjsciowe czlonu progowego 2-l...n po¬ daje sie poprzez wtórnik Tr2 na czlon identyfiku¬ jacy 3-l...n, zrealizowany na tranzystorach Tr3 i Tr4. Celem ukladu identyfikujacego 3-l...n jest wytworzenie sygnalu zerujacego w przypadku nie¬ prawidlowej pracy licznika, czyli, gdy na jego wej¬ scie podawany jest zarówno niski jak i wysoki potencjal otrzymany z czlonu progowego 2-l...n.W przypadku prawidlowej pracy licznika, napie¬ cie wyjsciowe czlonu identyfikujacego 3-J...n przyj¬ muje wartosc najmniejsza.Otrzymane na wyjsciu czlonu identyfikujacego 3-1.,-n napiecie zerowania podaje sie na czlon su¬ mujacy i wzmacniajacy 4, zrealizowany na tran¬ zystorze Tr5. Na pozostale wejscia czlonu sumuja¬ cego 4 podaje sie napiecia zerowania otrzymane z czlonów identyfikujacych 3-l...n, które sa realizo¬ wane w przypadku wspólpracy kilku liczników m pierscieniowych. Sumaryczny sygnal zerowania, po 5 wzmocnieniu i odwróceniu przy pomocy wzmac¬ niacza na tranzystorze Tr6, podaje sie równolegle na wszystkie liczniki pierscieniowe. W przypadku, gdy w którymkolwiek liczniku wystapi przeklama¬ nie, opisany uklad sprowadzi wszystkie liczniki 10 pierscieniowe do stanu wyjsciowego. PL

Claims (4)

1. Zastrzezenie, patentowe 15 Uklad wykrywajacy i samokorygujacy niepra¬ widlowe stany liczników pierscieniowych znamien¬ ny tym, ze posiada dolaczone do liczników pierscie¬ niowych (l-l...n) czlony progowe (
2. -l...n) polaczone z czlonami identyfikujacymi (3-l...n), które wytwa- 20 rzaja napiecie zerujace podawane na czlon sumu¬ jacy i wzmacniajacy (4) wytwarzajacy sygnal ze¬ rowania, podawany do liczników pierscieniowychKI. 21 a1, 36/22 59233 MKP H 03 k
3. -1 2-1 i 3 8 L„ Napieaz zerujace z ukladom idertLjfika-' jacych poiostatijch liczników \ r \ 8 I *W&4 j SZ[ zerowa.- \ do pozosiahjoh liczników pierscienioHLjch 3^n n
4. -n i i fc t ZG „Kuch" W-wa, zam. 1360-69 nak!. 250 egz. PL
PL121611A 1967-07-10 PL59233B1 (pl)

Publications (1)

Publication Number Publication Date
PL59233B1 true PL59233B1 (pl) 1969-12-29

Family

ID=

Similar Documents

Publication Publication Date Title
GB1400631A (en) Programme controlled data processing systems
US3051855A (en) Self-correcting ring counter
PL59233B1 (pl)
DE1512588A1 (de) Schaltungsanordnung fuer die Vollstaendigkeitspruefung einer Zeichenfolge
US4297591A (en) Electronic counter for electrical digital pulses
GB1247770A (en) Field effect transistor logic circuits
GB1122472A (en) Systems for testing components of logic circuits
US3328696A (en) Transmitter protective circuit with preset permissible number of faults and adjustable interruption duration
US9646713B2 (en) Memory cell and corresponding device
GB1064661A (en) Counter comprising bistable stages
Padmanabhan Fault Tolerance and Performance Improvement in Multiprocessor Interconnection Networks (shuffle-Exchange, Redundant-Path Array Processors)
US3437940A (en) Pulse sorting apparatus and method
GB935176A (en) Memory updating
RU2854087C1 (ru) Устройство сбоеустойчивого самосинхронного однотактного RS-триггера с единичным спейсером
US3482112A (en) Coincidence gate circuit with low-ohmic load
US3458734A (en) Shift registers employing threshold gates
SU550714A1 (ru) Устройство токовой защиты
SU1051715A1 (ru) Импульсный ключ с запоминанием сигнала управлени
SU419983A1 (ru) Многоканальный резервированный триггер
SU443382A1 (ru) Однородна вычислительна среда
US3144613A (en) Bipolar signal receiver with input and output non-linear limiting means with interconnecting feedback
RU92266U1 (ru) Преобразователь кода "1 из 3" в код "1 из 4"
RU1802407C (ru) Мажоритарное устройство
GB1016568A (en) Fault location arrangement
SU661810A2 (ru) Счетное устройство