Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Uniwersytet ZielonogórskifiledCriticalUniwersytet Zielonogórski
Priority to PL403084ApriorityCriticalpatent/PL229865B1/pl
Publication of PL403084A1publicationCriticalpatent/PL403084A1/pl
Publication of PL229865B1publicationCriticalpatent/PL229865B1/pl
For Increasing The Reliability Of Semiconductor Memories
(AREA)
Static Random-Access Memory
(AREA)
Techniques For Improving Reliability Of Storages
(AREA)
Hardware Redundancy
(AREA)
Abstract
Wynalazek dotyczy układu pamięci podwójnej zawierającej dwa jednakowe obszary pamięci (P1, P2). Układ pamięci podwójnej (M) zawiera komparator (K) z jednobitowym portem wyjściowym komparatora i dwoma wielobitowymi portami wejściowymi komparatora: pierwszym (IK1) i drugim (IK2). Pierwszy port wejściowy komparatora (IK1) połączony jest z wielobitowym portem wejściowo-wyjściowym pierwszego obszaru pamięci (IOP1), zaś drugi port wejściowy komparatora (IK2) połączony jest z wielobitowym portem wejściowo-wyjściowym drugiego obszaru pamięci (IOP2).
PL403084A2013-03-112013-03-11Układ pamięci podwójnej
PL229865B1
(pl)