PL249001B1 - Hybrydowy układ stabilizacji i regulacji wartości prądu wzbudzenia w systemie elektrycznej tomografii procesowej - Google Patents

Abstract

Przedmiotem zgłoszenia jest układ hybrydowego stabilizatora i regulacji wartości prądu wzbudzenia w systemie elektrycznej tomografii procesowej posiadający kontroler FPGA, przetworniki cyfrowo analogowe, przetwornik analogowy cyfrowy, układ Howlanda, konwerter I/U. Charakteryzuje się on tym, że składa się z kontrolera FPGA (1), do którego podłączone jest wyjście konwertera DAC-regulacji (2), którego drugie wyjście podłączone jest do pierwszego wejścia układu DAC-WFM (3), który podłączony jest do układu Howlanda (4). Konwerter DAC-regulacji (2) połączony jest swoim wyjściem z drugim wejściem przetwornika DAC-WFM (3), który wyjściem podłączone jest do wejścia układu Howlanda (4). Jego wyjście podłączone jest do wejścia konwertera I/U (6), który swoim pierwszym wyjściem podłączony jest do magistrali (9) tudzież drugie wejście konwertera I/U (5) podłączone jest do wejścia pierwszego przetwornika ADC (5), który swoim wyjściem podłączony jest do kontrolera FPGA (1).

Description

Opis wynalazku

Przedmiotem wynalazku jest hybrydowy układ stabilizacji i regulacji wartości prądu wzbudzenia w systemie elektrycznej tomografii procesowej, który pozwala na wygenerowanie sygnału o wymaganym kształcie oraz częstotliwości z zachowaniem stałej wartości skutecznej prądu o możliwie najszerszym spektrum zakresu regulacji, i maksymalnie krótkim czasie przełączenia.

Dotychczas znane ze zgłoszeń patentowych rozwiązania opierały się na rozwiązaniach analogowych które ze względu na zakres regulacji oraz dokładność doregulowania nie spełniają wymagań systemów pomiarowych obiektów o charakterze dynamicznym o zróżnicowanym zakresie impedancji.

W opisie patentowym US6316943B1 przedstawiono urządzenie do generowania przemiatanego częstotliwościowo sygnału pomiarowego oraz sygnału lokalnego o częstotliwości oddzielonej od częstotliwości sygnału pomiarowego częstotliwością pośrednią. Sygnał pomiarowy i sygnał lokalny są generowane przez prostą strukturę obejmującą: źródło sygnału o zmiennej, wysokiej częstotliwości, źródło sygnału o stałej, niskiej częstotliwości, pierwszy dzielnik częstotliwości i drugi dzielnik częstotliwości. Źródło sygnału o zmiennej częstotliwości jest oczyszczane źródłem sygnału. Pierwszy dzielnik częstotliwości dzieli częstotliwość wyjściową „fa” ze źródła sygnału o zmiennej częstotliwości przez ni generuje sygnał pomiarowy o częstotliwości „fa / n”. Sygnał źródła sygnału o zmiennej częstotliwości jest również podawany „na” pierwsze wejście drugiego dzielnika częstotliwości, a sygnał źródła sygnału o stałej częstotliwości, o częstotliwości „fb”, jest podawany na drugie wejście. Drugi dzielnik częstotliwości usuwa jeden okres sygnału z sygnału źródła sygnału o zmiennej częstotliwości w każdym okresie sygnału źródła sygnału o stałej częstotliwości, uzyskując w ten sposób sygnał o częstotliwości „fa -fb”. Ten ostatni sygnał jest dzielony przez „n”, a sygnał częstotliwości „(fa-fb) / n” jest wyprowadzany jako częstotliwość lokalna, „fb / n” i jest to częstotliwość pośrednia.

W dokumencie patentowym US9981130B2 opisano obwód stymulatora wielokrotnego prądu wyjściowego z krótkim czasem włączenia. Co najmniej jedna para tranzystorów strony wejściowej wyjściowej jest umieszczona w zwierciadle prądowym połączonym z tranzystorem zasilającym przez sprzężenie kaskadowe. Tranzystor po stronie wyjściowej dostarcza prąd stymulujący do elektrody w kontakcie z tkanką. Wzmacniacz operacyjny podłączony do napięcia odniesienia i do tranzystora strony wyjściowej steruje tranzystorem zasilającym, aby utrzymać napięcie na tranzystorze strony wyjściowej równe napięciu odniesienia. Co najmniej jedna para tranzystorów zawiera wiele par tranzystorów, których tranzystory strony wyjściowej zasilają odpowiednie elektrody prądami stymulującymi. Stymulator określa inicjację i czas trwania impulsów prądu stymulującego dostarczanych do każdej elektrody. Podczas aktywacji obwodu generowane są duże prądy, które rozładowują pojemności w tranzystorach strony wyjściowej, powodując szybkie włączenie tranzystora strony wyjściowej.

Dokument patentowy US8406881B2 przedstawia system dostarczania prądu stymulującego we wszczepialnych urządzeniach medycznych. Jeden z aspektów tego ujawnienia dotyczy urządzenia zawierającego terminal zasilający przystosowany do podłączenia do źródła zasilania. Przykład wykonania urządzenia zawiera również obwód podłączony do zacisku zasilania i przystosowany do wykrywania parametru zależnego od impedancji tkanki/elektrody. Przykład wykonania urządzenia zawiera ponadto generator impulsów wyjściowych prądu przystosowany do dostarczania terapii elektrycznej. Generator prądu zawiera regulowane źródło napięcia podatności, podłączone do zacisku zasilania. Źródło napięcia podatności ma programowalną amplitudę i jest przystosowane do dostarczania różnych potencjałów dla różnych impedancji interfejsu tkanka/elektroda. Przykład wykonania urządzenia zawiera również co najmniej jedną elektrodę stymulującą, a generator prądu jest przystosowany do dostarczania terapii elektrycznej przy użyciu elektrody.

Celem wynalazku jest opracowanie rozwiązania zapewniającego zakres regulacji wartości napięcia pozwalającą na uzyskanie stałej wartości prądu dla maksymalnie szerokiego zakresu impedancji obciążenia z uwzględnieniem maksymalnego skrócenia czasu doregulowania, zachowania stałej wartości w czasie.

Przedmiotem wynalazku jest układ hybrydowego stabilizatora i regulacji wartości prądu wzbudzenia w systemie elektrycznej tomografii procesowej posiadający kontroler FPGA, przetworniki cyfrowo analogowe, przetwornik analogowy cyfrowy, układ howlanda, konwerter l/U. Istotą wynalazku jest to, że składa się z kontrolera FPGA, do którego podłączone jest wyjście konwertera DAC-regulacji, z drugim wyjściem podłączonym do pierwszego wejścia układu DAC-WFM, podłączonego do układu howlanda. Konwerter DAC-regulacji połączone jest swoim wyjściem z drugim wejściem przetwornika DAC-WFM, który wyjściem podłączone jest do wejścia układu howlanda. Jego wyjście podłączone jest do wejścia konwertera l/U,

PL 248001 B1 który swoim pierwszym wyjściem podłączony jest do magistrali tudzież drugie wejście konwertera l/U podłączone jest do wejścia pierwszego przetwornika ADC, który swoim wyjściem podłączony jest do kontrolera FPGA.

Korzystnym skutkiem zastosowania wynalazku jest zwiększenie funkcjonalności a przez to przydatności rozwiązania systemu monitorowania procesów chemicznych o możliwość monitorowania procesów o charakterze dynamicznym, a co za tym idzie zwiększenie odwzorowania przebiegu realnego procesu przez określenia rozkładu przestrzennego zachodzącej reakcji.

Przedmiot wynalazku w przykładzie wykonania jest uwidoczniony na rysunku, na którym poszczególne figury przedstawiają:

Fig. 1 - schemat blokowy układu generowania i regulacji prądu,

Fig. 2 - schemat blokowy układu systemu elektrycznej tomografii procesowej,

Fig. 3 - schemat blokowy układu karty pomiarowej.

Przedmiot wynalazku w przykładzie wykonania składa się z kontrolera FPGA 1 w postaci układu Lattice Croslink LIFCL-40, do którego pierwszego wyjścia podłączony jest przetwornik cyfrowo analogowy DAC-regulacji 2 oparty na układzie MAX5541CSA+. Do drugiego wyjścia układu FPGA 1 podłączony jest pierwsze wejście przetwornika DAC-WFM 3 -MAX5541CSA+. Przetwornik cyfrowo analogowy DAC-regulacji 2 podłączony jest swoim wyjściem z drugim wejściem układu DAC-WFM 3. Wyjście przetwornika DAC-WFM 3 podłączone jest do wejścia układu regulacji howlanda 4, którego wyjście podłączone jest z wejściem konwertera l/U 6 zbudowanego z bocznika pomiarowego i instrumentalnego wzmacniacza różnicowego INA852. Konwerter l/U 6 swoim pierwszym wyjściem podłączony jest do przetwornika ADC 5 stanowiącego element pętli cyfrowego sprzężenia zwrotnego podłączonego do wejścia kontrolera FPGA 1, natomiast drugim wyjściem do magistrali 9. Proces sterowania parametrami nastawy karty pomiarowej odbywa się poprzez magistralę dwukierunkowa podłączoną do kontrolera FPGA 1 oraz z drugiej strony do kontrolera procesu.

Kontroler FPGA 1 pełni funkcje kontrolera sprzężenia zwrotnego nadzorującego bloki analogowe w procesie poprawności regulacji wartości prądu, który za pośrednictwem przetwornika DAC-WFM 3 steruje procesem formowania kształtu oraz równocześnie za pomocą przetwornika cyfrowo analogowego DAC-regulacji 2 steruje jego amplitudą. Tak wstępnie uformowany sygnał zostaje dodatkowo doregulowany w sposób analogowy przez układu regulacji howlanda 4.

Proces ten odbywa się cyklicznie poprzez zadanie wartości chwilowych napięcia odzwierciedlających wcześniej zaprogramowany kształt. Wartość nastawy amplitudy początkowo zaczyna się od zadanych przewidywanych wartości następnie w razie potrzeby zostaje skorygowana aż do uzyskania oczekiwanych wartości prądu. Tak spreparowany sygnał zostaje przekazany do elementów cyfrowego sprzężenia zwrotnego konwertera l/U 6 oraz Przetwornika ADC 5 skąd trafia z powrotem do kontrolera FPGA 1. Dostosowany sygnał zostaje przekazany za pośrednictwem zespołu kluczy analogowych magistrali 7 do złącz wybranych kart pomiarowych.

Hybrydowy układ stabilizacji i regulacji wartości prądu wzbudzenia w systemie elektrycznej tomografii procesowej według wynalazku został wykorzystany do budowy systemu pomiaru impedancji służącej do monitorowania przebiegu dynamicznych procesów chemicznych przedstawionym na fig. 2 rysunku. System ten składa się z minimum 16 dwu kanałowych kart pomiarowych pogrupowanych na 4 zespoły pomiarowe 7a-a, 7a-b, 7a-c, 7a-d, 7b-a, 7b-b, 7b-c, 7b-d, 7c-a, 7c-b, 7c-c, 7c-d, 7d-a, 7d-b, 7d-c, 7d-d połączonych równolegle z kontrolerami zespołu pomiarowego 8a, 8b, 8c, 8d, a następnie magistralą 9 stanowiącą zespół 6 linii różnicowych cyfrowych w standardzie LVDS, oraz dwóch współdzielonych linii analogowych. Linie analogowe połączone do układu generowania sygnału wzbudzenia 10. Linie cyfrowe połączone do kontrolera procesu 11 realizującego proces nadzorczy nad przebiegiem całego procesu pomiarowego. Układ kontrolera procesu 11 wstępnie sformatowane dane przesyła do kontrolera danych 12 który jest połączony z ekranem LCD z panelem dotykowym 13, interfejsem Ethernet 14, oraz portem USB 15.

Karta pomiarowa 10 składa się z dwóch elektrod pomiarowych 17a, 17b, połączonych z multiplekserem analogowym 18, który jest połączony z wzmacniaczami wstępnymi PGA + filtr 19a, 19b. Te zaś są połączone z przetwornikiem analogowym 20, który jest połączony magistralą cyfrową w standardzie DDR LVDS z kontrolerem pomiarowym 21 połączonym z kontrolerem zespołu pomiarowego 8, oraz z multiplekserem analogowym 18 tworząc razem kartę pomiarową.

PL 248001 B1

Wykaz oznaczeń:

Kontroler FPGA

Przetwornik cyfrowo analogowy DAC-regulacji

Przetwornik DAC-WFM

Układu regulacji howlanda

Przetwornik ADC

Konwerter l/U

7 8 9 10 11 12 13 14

Karta pomiarowa Kontroler zespołu pomiarowego Magistrala Układ generowania i regulacji prądu Kontroler procesu Kontroler danych Ekran LCD z panelem dotykowym Ethernet

Port USB

Blok zasilania

Elektroda pomiarowa

Multiplekser analogowy

Wzmacniacz wstępny PGA + filtry

Przetwornika analogowo cyfrowy

Kontroler zespołu pomiarowego

Claims (1)

1. Zastrzeżenie patentowe

   1. Układ hybrydowego stabilizatora i regulacji wartości prądu wzbudzenia w systemie elektrycznej tomografii procesowej posiadający kontroler FPGA, przetworniki cyfrowo analogowe, przetwornik analogowy cyfrowy, układ howlanda, konwerter l/U, znamienny tym, że składa się z kontrolera FPGA(1), do którego podłączone jest wyjście konwertera DAC-regulacji (2), którego drugie wyjście podłączone jest do pierwszego wejścia układu DAC-WFM (3), który podłączony jest do układu howlanda (4), przy czym konwerter DAC-regulacji (2) połączone jest swoim wyjściem z drugim wejściem przetwornika DAC-WFM (3), który wyjściem podłączone jest do wejścia układu howlanda (4), zaś jego wyjście podłączone jest do wejścia konwertera l/U (6), który swoim pierwszym wyjściem podłączony jest do magistrali (9) tudzież drugie wejście konwertera l/U (5) podłączone jest do wejścia pierwszego przetwornika ADC (5), który swoim wyjściem podłączony jest do kontrolera FPGA (1).