PL217071B1 - Przerzutnik typu zatrzask - Google Patents
Przerzutnik typu zatrzaskInfo
- Publication number
- PL217071B1 PL217071B1 PL388756A PL38875609A PL217071B1 PL 217071 B1 PL217071 B1 PL 217071B1 PL 388756 A PL388756 A PL 388756A PL 38875609 A PL38875609 A PL 38875609A PL 217071 B1 PL217071 B1 PL 217071B1
- Authority
- PL
- Poland
- Prior art keywords
- gate
- switch
- differential
- terminal
- flip
- Prior art date
Links
- 230000004913 activation Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 101150055297 SET1 gene Proteins 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Description
Przedmiotem wynalazku jest przerzutnik typu zatrzask. Wynalazek może być stosowany w różnicowo-prądowych układach o arytmetycznych, a w szczególności o układach kryptograficznych do ochrony przed atakami z kanałem pobocznym oraz do realizacji cyfrowej części mieszanych układów analogowo-cyfrowych.
Znany jest z publikacji M. Usama, T. Kwasniewski, „Design and comparison of CMOS Current Mode Logic latches”. Proceedings of the 2004 International Symposium on Circuits and Systems, ISCAS'04, Volume 4, Page(s): 353-6, 2004, przerzutnik typu zatrzask, który zawiera źródło prądowe dołączone do masy układu i pierwszego układu różnicowego, do którego dołączony jest drugi układ różnicowy oraz para sprzężonych ze sobą tranzystorów, przy czym do drugiego układu różnicowego i do pary sprzężonych ze sobą tranzystorów dołączone są dwa elementy przewodzące podłączone do dodatniego napięcia zasilania.
Znana jest ze zgłoszenia patentowego „Różnicowo-prądowa bramka logiczna, zwłaszcza do układów kryptograficznych odpornych na ataki z kanałem pobocznym” z dn. 11 03 2009 r. w UP RP pod numerem P-387 471, w której dwa układy różnicowe podłączone są do dwóch źródeł prądowych i obydwa układy różnicowe sterowane są tym samym napięciem na odbiorniku i układy różnicowe połączone są ze sobą elementami przewodzącymi i bramka posiada pierwszy układ blokujący połączony z pierwszym układem różnicowym i posiada drugi układ blokujący połączony z drugim układem różnicowym i pierwszy układ blokujący połączony jest z pierwszą parą zacisków wyjściowych, a drugi układ blokujący połączony jest z drugą parą zacisków wyjściowych.
Celem wynalazku jest realizacja podstawowej komórki pamięci o różnicowo prądowych wejściach i wyjściach dla zastosowań różnicowej technologii prądowej.
Istotą wynalazku jest przerzutnik zawierający różnicowo-prądową bramkę logiczną, do której dołączony jest zespół przełączników. Różnicowo-prądowa bramka logiczna zawiera dwa źródła prądowe, z których pierwsze źródło prądowe dołączone jest do masy układu, a drugie źródło prądowe do dodatniego napięcia zasilania i zawiera dwa układy różnicowe, z których pierwszy układ różnicowy dołączony jest do pierwszego źródła prądowego, a drugi układ różnicowy do drugiego źródła prądowego, przy czym obydwa układy różnicowe sterowane są tym samym napięciem na odbiorniku i bramka zawiera zaciski wejściowe dołączone do odbiornika i zawiera dwa elementy przewodzące, poprzez które połączone są obydwa układy różnicowe i bramka posiada pierwszy układ blokujący, który jedną końcówką dołączony jest w miejscu połączenia pierwszego układu różnicowego do pierwszego elementu przewodzącego, a drugą końcówką dołączony jest w miejscu połączenia pierwszego układu różnicowego do drugiego elementu przewodzącego oraz posiada drugi układ blokujący, który jedną końcówką dołączony jest w miejscu połączenia drugiego układu różnicowego do pierwszego elementu przewodzącego, a drugą końcówką dołączony jest w miejscu połączenia drugiego układu różnicowego do drugiego elementu przewodzącego i pierwszy układ blokujący posiada dwie końcówki wyjściowe, do których dołączona jest pierwsza para zacisków wyjściowych, i drugi układ blokujący posiada dwie końcówki wyjściowe, do których dołączona jest druga para zacisków wyjściowych, które stanowią dwie pary zacisków wyjściowych przerzutnika. Przerzutnik posiada cztery przełączniki, z których pierwsze dwa przełączniki włączone są pomiędzy zaciski wejściowe bramki a zaciski wejściowe przerzutnika, i trzeci przełącznik włączony jest pomiędzy pierwszy zacisk wejściowy bramki, a pierwszy zacisk pierwszej pary zacisków wyjściowych i czwarty przełącznik włączony jest pomiędzy drugi zacisk wejściowy bramki a drugi zacisk drugiej pary zacisków wyjściowych, przy czym pierwsze dwa przełączniki działają w przeciwfazie do drugiej pary przełączników. Przerzutnik posiada piąty przełącznik włączony pomiędzy zaciski wejściowe bramki. Przerzutnik posiada szósty przełącznik włączony pomiędzy pierwszy zacisk wejściowy bramki a zacisk dodatniego napięcia i posiada siódmy przełącznik włączony pomiędzy drugi zacisk wejściowy bramki a zacisk ujemnego napięcia. Przerzutnik posiada ósmy przełącznik włączony pomiędzy drugi zacisk wejściowy bramki a zacisk dodatniego napięcia i posiada dziewiąty przełącznik włączony pomiędzy pierwszy zacisk wejściowy bramki a zacisk ujemnego napięcia.
Korzystnym skutkiem wynalazku jest sprzężenie wyjść różnicowo-prądowej bramki z jej wejściami oraz przełączniki ustawiające przerzutnik w jeden ze stanów prądowych: 0, -1 i 1, niezależnie od wejścia przerzutnika i aktualnie pamiętanego stanu. Innym korzystnym skutkiem wynalazku jest to, że w trybie przyjmowania stanu, który aktywowany jest nie zboczem lecz poziomem, przerzutnik realizuje funkcję różnicowo-prądowej bramki będącej jego częścią.
PL 217 071 B1
Przedmiot wynalazku w przykładach wykonania jest uwidoczniony na rysunku, na którym fig. 1 przedstawia schemat blokowy różnicowo-prądowego przerzutnika typu zatrzask, a fig. 2 - schemat ideowy jednej z realizacji przerzutnika.
Przerzutnik typu zatrzask uwidoczniony na fig. 1 posiada dwa układy różnicowe R1 i R2 dołączone do dwóch źródeł prądowych 11 i 12 i obydwa układy różnicowe R1 i R2 sterowane są tym samym napięciem na odbiorniku Ow, do którego dołączone są dwa zaciski wejściowe bramki 1w i 2w. Układy różnicowe R1 i R2 połączone są ze sobą elementami przewodzącymi Pa i Pb oraz przerzutnik posiada pierwszy układ blokujący B1, który jedną końcówką dołączony jest w miejscu połączenia pierwszego układu różnicowego R1 do pierwszego elementu przewodzącego Pa, a drugą końcówką dołączony jest w miejscu połączenia pierwszego układu różnicowego R1 do drugiego elementu przewodzącego Pb oraz posiada drugi układ blokujący, który jedną końcówka dołączony jest w miejscu połączenia drugiego układu różnicowego R2 do pierwszego elementu przewodzącego Pa, a drugą końcówką dołączony jest w miejscu połączenia drugiego układu różnicowego R2 do drugiego elementu przewodzącego Pb. Pierwszy układ blokujący posiada dwie końcówki wyjściowe podłączone do pierwszej pary zacisków wyjściowych bramki 1a i 1b, a drugi układ blokujący posiada dwie końcówki wyjściowe podłączone do drugiej pary zacisków wyjściowych bramki 2a i 2b. Ponadto, przerzutnik posiada dziewięć przełączników. Pierwsze dwa przełączniki s1 i s2 włączone są pomiędzy zaciski wejściowe bramki 1w i 2w a zaciski wejściowe przerzutnika W1 i W2, a kolejne dwa przełączniki s3 i s4 włączone są pomiędzy zaciski wyjściowe bramki a zaciski wejściowe bramki, przy czym trzeci przełącznik włączony jest pomiędzy pierwszy zacisk pierwszej pary zacisków wyjściowych bramki 1a a pierwszy zacisk wejściowy bramki 1w, a czwarty przełącznik s4 włączony jest pomiędzy drugi zacisk drugiej pary zacisków wyjściowych bramki 2b a drugi zacisk wejściowy bramki 2w. Pierwsze dwa przełączniki i działają w przeciwfazie do kolejnych dwóch przełączników s3 i s4. Włączenie pierwszych dwóch przełączników s1 i s2 wprowadza stan prądowy z wejść przerzutnika W1 i W2, a włączenie drugiej pary przełączników s3 i s4 powoduje zapamiętanie tego stanu prądowego. Piąty przełącznik a5 włączony jest pomiędzy zaciski wejściowe bramki 1w i 2w, a jego włączenie ustawia stan prądowy bramki na 0. Szósty przełącznik s6 włączony jest pomiędzy pierwszym zaciskiem wejściowym bramki 1w a zaciskiem dodatniego napięcia Up, a siódmy przełącznik s7 włączony jest pomiędzy drugim zaciskiem wejściowym 2w a zaciskiem ujemnego napięcia Un. Napięcia na zaciskach Up i Un dobrane są tak, aby wysterować układy różnicowe R1 i R2. Przełączniki s6 i s7 przełączane są jednocześnie, a ich włączenie ustawia stan prądowy bramki na -1 przy drugim wariancie łączenia zacisków wyjściowych, w którym zwarte są pierwsze zaciski pierwszej i drugiej pary, 1a z 2a oraz zwarte są drugie zaciski pierwszej i drugiej pary, 1 b z 2b. Ósmy przełącznik s8 włączony jest pomiędzy drugim zaciskiem wejściowym bramki 2w a zaciskiem dodatniego napięcia Up oraz dziewiąty przełącznik s9 włączony jest pomiędzy pierwszym zaciskiem wejściowym 1w a zaciskiem ujemnego napięcia Un. Przełączniki s8 i s9 przełączane są jednocześnie, a ich włączenie ustawia stan prądowy bramki na 1.
Przykładowa realizacja wynalazku przedstawiona na fig. 2 została zbudowana przy pomocy tranzystorów MOSFET i jest realizacją jednego z wariantów łączenia zacisków wyjściowych wg zastrz. 2 zgłoszenia pat. nr P-387471, w którym zwarte są pierwsze zaciski pierwszej i drugiej pary, 1a z 2a z fig. 1, tworząc nowy zacisk Oa oraz zwarte są drugie zaciski pierwszej i drugiej pary, 1b z 2b z fig. 1, tworząc zacisk Ob. Tranzystor TRref pełni rolę rezystora i reguluje wartość prądu płynącą przez tranzystor Tr, z którego bramki pochodzi wartość napięcia odniesienia -Uref dla źródeł prądowych typu „n” działających na zasadzie luster prądowych. Podobnie z bramki tranzystora Tr-p, którego prąd określa lustro prądowe Tr-n, pochodzi wartość napięcia odniesienia +Uref dla źródeł prądowych typu „p”. Dzięki tym napięciom odniesienia wiele źródeł prądowych może być realizowanych jako pojedyncze tranzystory, co też ma miejsce w przypadku T11 i T12. Tranzystory TR1a i TR1 b oraz TR2a i TR2b realizują odpowiednio układy różnicowe R1 oraz R2 z fig. 1. Sterowanie układami różnicowymi odbywa się poprzez napięcie na tranzystorze TROw pełniącego rolę rezystora - odbiornika. Tranzystor ten zamyka obwód wejściowy pomiędzy zaciskami wejściowymi 1w i 2w bramki, a sygnały napięciowe podawane są bramki tranzystorów Tr1a, Tr1b, TR2a i TR2b. Elementy przewodzące Pa i Pb z fig. 1 zostały zrealizowane jako tranzystory TRPa i TRPb, natomiast układy blokujące B1 oraz B2 jako tranzystory TB1a i TB1b oraz TB2a i TB2b, odpowiednio. W stanie równowagi i stanie bliskim równowagi układów różnicowych prąd płynie przez tranzystory TRPa i TRPb, a tranzystory TB1a, TB1b, TB2a i TB2b są wyłączone. Natomiast w stanie nierównowagi, na przykład, gdy tranzystory TR1a i TR2b są w stanie przewodzenia, a tranzystory TR1b i TR2a są w stanie zatkania, tranzystor TRPb podnosi napięcie na bramce tranzystora TB1a włączając go, a tranzystor TRPa włącza tranzystor TB2b obni4
PL 217 071 B1 żając napięcie na jego bramce. Sytuacja przedstawia się analogicznie w przeciwnym stanie nierównowagi. Przełączniki z fig. 1 zostały zrealizowane jako klucze tranzystorowe TS1-TS9, natomiast napięcia zacisków Up i Un z fig. 1 zostały zrealizowane poprzez dołączenie ich do źródeł prądowych T12 i Τ11. Klucze TS1 i TS2 są tranzystorami MOS typu „n”, natomiast klucze TS3 i TS4 typu „p”, aby pracować w przeciwfazie do TS1 i TS2 - wszystkie cztery tranzystory sterowane są tym samym sygnałem napięciowym „load”. Pozostałe przełączniki zostały zrealizowane jako tranzystory MOS typu „n”, przy czym TS5 sterowany jest sygnałem napięciowym „set 0”, TS6 i TS7 sterowane są jednym sygnałem „set 1”, a TS8 i TS9 sterowane są jednym sygnałem „set - 1”.
Możliwości zastosowania wynalazku przewiduje się w zależności od eksploatowanych cech wynalazku. Po pierwsze, zastosowanie do budowy układów kryptograficznych - tam gdzie istnieje potrzeba ograniczenia wycieku informacji, związanego z korelującymi z obliczeniami zmianami prądu zasilania i pola elektromagnetycznego wokół układu. Po drugie, zastosowanie w układach i konstrukcjach szczególnie czułych na zakłócenia przenoszone drogą zasilania lub interferencje (przesłuchy pomiędzy połączeniami w układzie) - przykładem są mieszane układy analogowo-cyfrowe, gdzie wymagane jest, aby część cyfrowa układu nie powodowała zakłóceń w części analogowej. Po trzecie, w realizacjach, w których zastosowanie ma logika wielowartościowa, ponieważ rozwiązania o charakterze prądowym wykorzystują efektywnie możliwości sumowania i odejmowania prądów w węzłach. Po czwarte, w obszarach, gdzie eksploatowane byłyby szczególne właściwości obliczeniowe wynalazku - takie jak naturalna trójwartościowość dla obliczeń w ciałach charakterystyki 3, np. algorytmy kryptograficzne oparte na Tate/Weil Pairing.
Claims (6)
1. Przerzutnik typu zatrzask zawierający źródło prądowe dołączone jedną końcówką do masy układu a drugą końcówką układu różnicowego, znamienny tym, że zawiera różnicowo-prądową bramkę logiczną, do której dołączony jest zespół przełączników.
2. Przerzutnik według zastrz. 1, znamienny tym, że różnicowo-prądowa bramka logiczna zawiera dwa źródła prądowe (I1) i (I2), z których pierwsze źródło prądowe (I1) dołączone jest do masy układu (U1), a drugie źródło prądowe (U2) do dodatniego napięcia zasilania (U2) i zawiera dwa układy różnicowe (R1) i (R2), z których pierwszy układ różnicowy (R1) dołączony jest do pierwszego źródła prądowego (I1), a drugi układ różnicowy (R2) do drugiego źródła prądowego (I2), przy czym obydwa układy różnicowe sterowane są tym samym napięciem na odbiorniku (Ow) i bramka zawiera zaciski wejściowe (1w) i (2w) dołączone do odbiornika i zawiera dwa elementy przewodzące (Pa) i (Pb), poprzez które połączone są obydwa układy różnicowe (R1) i (R2) i bramka posiada pierwszy układ blokujący (B1), który jedną końcówką dołączony jest w miejscu połączenia pierwszego układu różnicowego (R1) do pierwszego elementu przewodzącego (Pa), a drugą końcówką dołączony jest w miejscu połączenia pierwszego układu różnicowego (R1) do drugiego elementu przewodzącego (Pb) oraz posiada drugi układ blokujący (B2), który jedną końcówka dołączony jest w miejscu połączenia drugiego układu różnicowego (R2) do pierwszego elementu przewodzącego (Pb), a drugą końcówką dołączony jest w miejscu połączenia drugiego układu różnicowego (R2) do drugiego elementu przewodzącego (Pb) i pierwszy układ blokujący (B1) posiada dwie końcówki wyjściowe, do których dołączona jest pierwsza para zacisków wyjściowych (1a) i (1b), i drugi układ blokujący (B2) posiada dwie końcówki wyjściowe, do których dołączona jest druga para zacisków wyjściowych (2a) i (2b), które stanowią dwie pary zacisków wyjściowych przerzutnika.
3. Przerzutnik według zastrz. 1 lub 2, znamienny tym, że posiada cztery przełączniki (s1-s4), z których pierwsze dwa przełączniki (s1) i (s2) włączone są pomiędzy zaciski wejściowe bramki (1w, 2w) a zaciski wejściowe przerzutnika (W1) i (W2), i trzeci przełącznik (s3) włączony jest pomiędzy pierwszy zacisk wejściowy bramki (1w) a pierwszy zacisk pierwszej pary zacisków wyjściowych (1a), i czwarty przełącznik (s4) włączony jest pomiędzy drugi zacisk wejściowy bramki (2w) a drugi zacisk drugiej pary zacisków wyjściowych (2b), przy czym pierwsze dwa przełączniki (s1) i (s2) działają w przeciwfazie do drugiej pary przełączników (s3) i (s4).
4. Przerzutnik według zastrz. 1 lub 2, znamienny tym, że posiada piąty przełącznik (s5) włączony pomiędzy zaciski wejściowe bramki (1w) i (2w).
5. Przerzutnik według zastrz. 1 lub 2, znamienny tym, że posiada szósty przełącznik (s6) włączony pomiędzy pierwszy zacisk wejściowy bramki (1w) a zacisk dodatniego napięcia (Up) i posiada
PL 217 071 B1 siódmy przełącznik (s7) włączony pomiędzy drugi zacisk wejściowy bramki (2w) a zacisk ujemnego napięcia (Un).
6. Przerzutnik według zastrz. 1 lub 2, znamienny tym, że posiada ósmy przełącznik (s8) włączony pomiędzy drugi zacisk wejściowy bramki (2w) a zacisk dodatniego napięcia (Up) i posiada dziewiąty przełącznik (s9) włączony pomiędzy pierwszy zacisk wejściowy bramki (1w) a zacisk ujemnego napięcia (Un).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PL388756A PL217071B1 (pl) | 2009-08-07 | 2009-08-07 | Przerzutnik typu zatrzask |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PL388756A PL217071B1 (pl) | 2009-08-07 | 2009-08-07 | Przerzutnik typu zatrzask |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| PL388756A1 PL388756A1 (pl) | 2011-02-14 |
| PL217071B1 true PL217071B1 (pl) | 2014-06-30 |
Family
ID=43798063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PL388756A PL217071B1 (pl) | 2009-08-07 | 2009-08-07 | Przerzutnik typu zatrzask |
Country Status (1)
| Country | Link |
|---|---|
| PL (1) | PL217071B1 (pl) |
-
2009
- 2009-08-07 PL PL388756A patent/PL217071B1/pl unknown
Also Published As
| Publication number | Publication date |
|---|---|
| PL388756A1 (pl) | 2011-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070247210A1 (en) | Level shift circuit | |
| CN105471412B (zh) | 使用低面积和低功率锁存器的集成时钟门控单元 | |
| US20130154718A1 (en) | Fully Capacitive Coupled Input Choppers | |
| KR102216981B1 (ko) | 스핀 로직 소자 및 이의 동작 방법 | |
| CN108538828B (zh) | 使用单极半导体器件的逻辑门、集成电路和数字电路 | |
| US9081061B1 (en) | Scan flip-flop | |
| US8975952B2 (en) | CMOS logic circuit using passive internal body tie bias | |
| US8076966B2 (en) | Analog switch circuit for wide frequency band | |
| RU2710950C1 (ru) | Триггерный логический элемент ИЛИ на полевых транзисторах | |
| Sharma et al. | Magneto-electric magnetic tunnel junction logic devices | |
| PL217071B1 (pl) | Przerzutnik typu zatrzask | |
| JP2014140155A5 (pl) | ||
| US20140197872A1 (en) | Level shifter device | |
| US9219481B2 (en) | Capacitive coupling, asynchronous electronic level shifter circuit | |
| CN208272943U (zh) | 一种上电复位电路、芯片及智能门锁 | |
| US9432015B2 (en) | Hysteresis comparator circuit having differential input transistors with switched bulk bias voltages | |
| US20190281246A1 (en) | Image sensing device | |
| CN105850043B (zh) | 半导体集成电路、锁存电路以及触发器 | |
| Foulis et al. | Unitizing a generalized pseudo effect algebra | |
| US20120223762A1 (en) | Pass transistor circuit with memory function, and switching box circuit including the pass transistor circuit | |
| TW201308903A (zh) | 延遲元件及數位控制振盪器 | |
| EP3188191A1 (en) | Circuit for shift operation and array circuit | |
| US20070241796A1 (en) | D-type static latch for high frequency circuit | |
| CN102832790B (zh) | 电力产生电路及开关电路 | |
| GB2442820A (en) | A magnetic transistor circuit for controlling current direction in a line |