PL210257B1 - Sposób i układ cyfrowego pomiaru średniej częstotliwości sygnału okresowego - Google Patents

Description

Przedmiotem wynalazku jest sposób i układ cyfrowego pomiaru średniej częstotliwości sygnału okresowego, który jest szczególnie przydatny do użycia przy pomiarze częstotliwości sygnałów, w magnetometrach, z wyjś cia przetworników napię cie - czę stotliwość, itp.

Z polskiego opisu patentowego Nr 121596 znany jest ukł ad cyfrowego miernika ś redniej czę stotliwości impulsów zawierający filtr cyfrowy o charakterystyce dolnoprzepustowej. Działanie tego układu polega na pomiarze ilości mierzonych impulsów zakłóconych szkodliwą modulacją fazy zawartych między kolejnymi impulsami taktu zegarowego a następnie uśrednianiu otrzymanych wyników cząstkowych w filtrze cyfrowym metodą arytmetycznej średniej ważonej.

Z polskiego opisu patentowego Nr 156743 znany jest sposób i ukł ad do pomiaru ś redniej czę stotliwości niestacjonarnego sygnału okresowego w obecności zakłóceń. Sposób ten polega na pomiarze czasu trwania wszystkich kolejnych okresów mierzonego sygnału, zapamiętywaniu wyników pomiarów kolejnych okresów i po zakończeniu pomiarów wszystkich okresów na dokonaniu estymacji okresu mierzonego sygnału metodami numerycznymi, przy czym dokonuje się pomiaru czasu trwania kolejnych okresów sygnału parzystych osobno i nieparzystych osobno lub dokonuje się pomiaru czasu początku kolejnych okresów sygnału i oblicza się czas trwania kolejnych okresów sygnału jako różnicę kolejnych wyników pomiarów. Według tego opisu układ zawiera kaskadowo połączone komparator, układ pomiaru czasu kolejnych okresów sygnału i układ mikroprocesorowy, który to układ pomiaru czasu kolejnych okresów sygnału zawiera dwa liczniki, których wyjścia są dołączone do układu mikroprocesorowego a wejścia do bramek bramkujących impulsy. Wejścia bramek dołączone są do generatora wzorcowego i bramki są sterowane z wyjść układu rozdzielającego sterowanego sygnałem komparatora. W innej wersji tego układu układ pomiaru czasu kolejnych okresów sygnału zawiera licznik sterowany impulsami generatora wzorcowego o wyjściu podłączonym do wejścia pamięci buforowej sterowanej z wyjścia komparatora zapamiętującej stan licznika, oraz z wyjściem pamięci buforowej podłączonym do wejścia układu mikroprocesorowego.

Opisane powyżej znane rozwiązania, użyte do pomiarów częstotliwości sygnałów okresowych w zakresie niskich wartości zakłóceń dawał y wyniki pomierzonych wartoś ci okresów obciążone dodatkowymi błędami powstającymi w układzie synchronizacji a nie wynikającymi z zakłóceń.

Celem wynalazku jest opracowanie sposobu pomiarów częstotliwości sygnału okresowego dającego wyniki z większą dokładnością.

Istota wynalazku w zakresie sposobu polega na tym, że przed dokonaniem pomiaru kolejnych okresów mierzony sygnał synchronizuje się z generatorem pomiarowym w pętli fazowego sprzężenia zwrotnego.

Istota wynalazku w zakresie układu polega na tym, że zawiera układ synchronizacji mierzonego sygnału okresowego z generatorem pomiarowym, który to układ synchronizacji ma szeregowo połączone detektor fazy, filtr dolnoprzepustowy, przestrajalny generator, przerzutnik synchroniczny, pracujące w pętli fazowego sprzężenia zwrotnego. Na wyjściu układu synchronizacji mierzonego sygnału okresowego jest układ pomiaru kolejnych okresów sygnału po synchronizacji, którego wyjście dołączone jest do układu mikroprocesorowego. Generator pomiarowy ma wyjście dołączone do zawartego w ukł adzie synchronizacji przerzutnika synchronicznego oraz do ukł adu pomiaru kolejnych okresów sygnału po synchronizacji. Mierzony sygnał okresowy podawany jest na wejście układu synchronizacji mierzonego sygnału okresowego którym jest wejście detektora fazy.

Jedna wersja układu ma układ pomiaru kolejnych okresów sygnałów po synchronizacji, który składa się z licznika i pamięci buforowej, przy czym do wejścia licznika podawane są sygnały z generatora pomiarowego, do wejścia pamięci buforowej podawany jest stan wyjściowy licznika, do drugiego wejścia pamięci buforowej podawany jest sygnał wyjściowy z układu synchronizacji mierzonego sygnału okresowego, zaś wyjściem układu pomiaru kolejnych okresów sygnału po synchronizacji jest wyjście pamięci buforowej. Druga wersja układu ma układ pomiaru kolejnych okresów sygnału po synchronizacji, który składa się z układu rozdzielającego i dwóch liczników, przy czym do wejścia sterującego układu rozdzielającego podłączone jest wyjście układu synchronizacji sygnału, a do wejścia zegarowego układu rozdzielającego podawane są sygnały z generatora pomiarowego, wyjścia układu rozdzielającego podłączone są do wejść liczników, których wyjścia stanowią wyjście układu pomiaru kolejnych okresów sygnału po synchronizacji.

PL 210 257 B1

Przedmiot wynalazku jest dokładniej objaśniony z wykorzystaniem rysunku, którego fig. 1 przedstawia schemat blokowy układu według wynalazku, fig. 2 - schemat blokowy pierwszej wersji układu według wynalazku, zaś fig. 3 - schemat blokowy drugiej wersji układu według wynalazku.

Na fig. 1 przedstawiony jest schemat blokowy układu według wynalazku. Układ ten ma układ synchronizacji mierzonego sygnału okresowego USS połączony z generatorem pomiarowym GP oraz z układem pomiaru kolejnych okresów sygnału po synchronizacji UPO, na którego wyjściu jest układ mikroprocesorowy mP. Układ synchronizacji USS zbudowany jest z szeregowo połączonych detektora fazy DF, filtru dolnoprzepustowego Fdp, przestrajalnego generatora VCO i przerzutnika synchronicznego PS, pracujących w pętli fazowego sprzężenia zwrotnego. Na wyjściu wy układu synchronizacji mierzonego sygnału okresowego USS jest układ pomiaru kolejnych okresów sygnału po synchronizacji UPO, którego wyjście dołączone jest do układu mikroprocesorowego mP. Generator pomiarowy GP ma wyjście dołączone do zawartego w układzie synchronizacji USS przerzutnika synchronicznego PS oraz do układu pomiaru kolejnych okresów sygnału po synchronizacji UPO. Do jednego wejścia D przerzutnika synchronicznego PS podawany jest sygnał wyjściowy z przestrajalnego generatora VCO, zaś do drugiego wejścia C podawany jest sygnał z generatora pomiarowego GP. Mierzony sygnał okresowy podawany jest na wejście we układu synchronizacji mierzonego sygnału okresowego USS którym jest wejście 1 detektora fazy DF. Do drugiego wejścia 2 detektora fazy DF podawany jest sygnał wyjściowy z wyjścia przerzutnika synchronicznego PS, przez co utworzona zostaje pętla sprzężenia zwrotnego w obrębie układu synchronizacji mierzonego sygnału okresowego USS. Jest to pętla fazowego sprzężenia zwrotnego.

Przedstawiony na fig. 2 schemat blokowy pierwszej wersji układu według wynalazku ma pokazaną budowę układu UPO1 będącego szczegółowym rozwiązaniem układu pomiaru kolejnych okresów sygnału po synchronizacji UPO. Układ synchronizacji mierzonego sygnału okresowego USS ma budowę taką jak przedstawiono na fig. 1. Układ pomiaru kolejnych okresów sygnału po synchronizacji UPO1 w tej wersji składa się z licznika Lm i pamięci buforowej PB. Do wejścia licznika Lm podawane są sygnały z generatora pomiarowego GP, do wejścia 3 pamięci buforowej PB podawany jest stan wyjściowy licznika Lm, zaś do wejścia 4 pamięci buforowej PB podawany jest sygnał wyjściowy z układu synchronizacji mierzonego sygnału okresowego USS. Wyjściem układu pomiaru kolejnych okresów sygnału po synchronizacji UPO1 jest wyjście pamięci buforowej PB.

Przedstawiony na fig. 3 schemat blokowy drugiej wersji układu według wynalazku ma pokazaną budowę układu UPO2 będącego innym, szczegółowym rozwiązaniem układu pomiaru kolejnych okresów sygnału po synchronizacji UPO. Układ synchronizacji mierzonego sygnału okresowego USS ma budowę taką jak przedstawiono na fig. 1. Układ pomiaru kolejnych okresów sygnału po synchronizacji UPO2 w tej wersji składa się z układu rozdzielającego UR i dwóch liczników L1 i L2. Do wejścia sterującego 5 układu rozdzielającego UR podłączone jest wyjście układu synchronizacji sygnału USS, a do wejścia zegarowego 6 układu rozdzielającego UR podawane są sygnały z generatora pomiarowego GP. Wyjścia układu rozdzielającego UR podłączone są do wejść liczników L1 i L2, których wyjścia stanowią wyjście układu pomiaru kolejnych okresów sygnału po synchronizacji UPO2.

Działanie układu według wynalazku jest opisane poniżej, łącznie z objaśnieniem sposobu według wynalazku.

Sygnał wejściowy, będący sygnałem okresowym, którego średnią częstotliwość mierzy się, podawany jest na wejście 1 detektora fazy DF. Detektor fazy DF porównuje fazę sygnału wejściowego z fazą sygnału podawanego z przerzutnika synchronicznego PS i daje na wyjściu napięcie proporcjonalne do różnicy faz obydwu sygnałów z wejść 1 i 2.

Sygnał z detektora fazy DF podaje się na filtr dolnoprzepustowy Fdp w celu filtracji z sygnału wszystkich harmonicznych powstałych w detektorze fazy DF oraz składowych o wyższych częstotliwościach. W celu uzyskania filtracji i uzyskania żądanych właściwości dynamicznych oraz stabilności pętli układu sprzężenia zwrotnego, sygnał po filtracji, proporcjonalny do różnicy faz, przestraja generator przestrajalny VCO w taki sposób, aby jego częstotliwość i faza nadążały za zmianami częstotliwości i fazy sygnału wejściowego. Tak otrzymany sygnał okresowy podaje się na wejście D przerzutnika synchronicznego PS, sterowanego z generatora pomiarowego GP. Z wyjścia wy przerzutnika synchronicznego PS sygnał podaje się na wejście 2 układu detektora fazy DF oraz do dalszego układu pomiaru kolejnych okresów sygnału po synchronizacji UPO. W ten sposób układ synchronizacji mierzonego sygnału okresowego USS działa w pętli sprzężenia zwrotnego.

Różnice czasu pomiędzy fazą sygnału z wejścia generatora przestrajalnego VCO a najbliższym taktem sygnału zegarowego z generatora pomiarowego GP stanowią źródło zakłóceń w układzie po4

PL 210 257 B1 miarowym. Ponieważ sprzężenie zwrotne jest pobierane z wyjścia układu przerzutnika synchronicznego PS a nie z wyjścia generatora przestrajalnego VCO, to zakłócenia te są ograniczone przez działanie pętli sprzężenia zwrotnego. Tak ukształtowany sygnał ma bardzo małą szkodliwą modulację fazy w zakresie niskich częstotliwości.

Sygnał wyjściowy z układu synchronizacji mierzonego sygnału okresowego USS podawany jest na wejście układu pomiaru kolejnych okresów sygnału po synchronizacji UPO, rozwiązanego według wynalazku w dwojaki sposób. Układ pomiaru kolejnych okresów sygnału po synchronizacji UPO mierzy czasy trwania kolejnych okresów sygnału, które to czasy są zapamiętywane w pamięci układu mikroprocesorowego mP. Po zakończeniu pomiaru, układ mikroprocesorowy mP, na podstawie zebranych wyników, określa estymację okresu lub częstotliwości sygnału. Algorytm określania estymaty okresu ma właściwości cyfrowego filtru dolnoprzepustowego, wycinającego składowe o wyższych częstotliwościach, a zostawia zakres niskich częstotliwości, w którym wpływ zakłóceń został zredukowany w czasie wstępnej obróbki sygnału w układzie synchronizacji mierzonego sygnału okresowego USS.

Przewidziano dwa możliwe rozwiązania budowy układu pomiaru kolejnych okresów sygnału po synchronizacji UPO.

Przedstawiony na fig. 2 układ pomiaru kolejnych okresów sygnału po synchronizacji UPO1 ma pamięć buforową PB, która zapamiętuje stan licznika Lm na początku każdego okresu sygnału pojawiającego się na wyjściu układu synchronizacji mierzonego sygnału okresowego USS. Kolejne stany pamięci buforowej PB odczytywane są przez układ mikroprocesorowy mP a ich różnica stanowi czas trwania kolejnych okresów mierzonego sygnału.

Przedstawiony na fig. 3 układ pomiaru kolejnych okresów sygnału po synchronizacji UPO2 ma układ rozdzielający UR, który rozdziela impulsy z generatora pomiarowego GP do dwóch liczników L1 i L2 zliczających na przemian czasy trwania kolejnych okresów. W czasie zliczania impulsów zegarowych w jednym liczniku układ mikroprocesorowy mP odczytuje stan drugiego licznika.

Dzięki użyciu rozwiązania według wynalazku można z dużą dokładnością pomierzyć średnią częstotliwość sygnału okresowego. Pomiar ten nie jest obarczony wpływem zakłóceń z wewnątrz układu. Korzystne cechy tego sposobu pozwalają na stosowanie układów o niskiej częstotliwości generatora pomiarowego, a co za tym idzie na uproszczenie części cyfrowej układu mikroprocesorowego i redukcji mocy wydzielonej w układzie.

Claims (4)

1. Sposób cyfrowego pomiaru średniej częstotliwości sygnału okresowego, polegający na pomiarze czasu trwania wszystkich kolejnych okresów mierzonego sygnału, zapamiętywaniu wyników pomiarów kolejnych okresów a po zakończeniu pomiarów kolejnych okresów na dokonaniu estymacji okresu lub częstotliwości mierzonego sygnału, znamienny tym, że przed dokonaniem pomiaru kolejnych okresów mierzony sygnał synchronizuje się z generatorem pomiarowym w pętli fazowego sprzężenia zwrotnego.

2. Układ cyfrowego pomiaru średniej częstotliwości sygnału okresowego, znamienny tym, że zawiera układ synchronizacji mierzonego sygnału okresowego (USS) z generatorem pomiarowym (GP), który to układ synchronizacji (USS) ma szeregowo połączone detektor fazy (DF), filtr dolnoprzepustowy (Fdp), przestrajalny generator (VCO), przerzutnik synchroniczny (PS), pracujące w pętli fazowego sprzężenia zwrotnego, na wyjściu (wy) którego to układu synchronizacji mierzonego sygnału okresowego (USS), jest układ pomiaru kolejnych okresów sygnału po synchronizacji (UPO), którego wyjście dołączone jest do układu mikroprocesorowego (mP), zaś generator pomiarowy (GP) ma wyjście dołączone do zawartego w układzie synchronizacji (USS) przerzutnika synchronicznego (PS) oraz do układu pomiaru kolejnych okresów sygnału po synchronizacji (UPO), przy czym mierzony sygnał okresowy podawany jest na wejście (we) układu synchronizacji mierzonego sygnału okresowego (USS) którym jest wejście (1) detektora fazy (DF).

3. Układ cyfrowego pomiaru średniej częstotliwości sygnału okresowego według zastrz. 2, znamienny tym, że układ pomiaru kolejnych okresów sygnałów po synchronizacji (UPO) składa się z licznika (Lm) i pamięci buforowej (Pb), przy czym do wejścia licznika (Lm) podawane są sygnały z generatora pomiarowego (GP), do wejścia (3) pamięci buforowej (PB) podawany jest stan wyjściowy licznika (Lm), do wejścia (4) pamięci buforowej (PB) podawany jest sygnał wyjściowy z układu synPL 210 257 B1 chronizacji mierzonego sygnału okresowego (USS), zaś wyjściem układu pomiaru kolejnych okresów sygnału po synchronizacji (UPO1) jest wyjście pamięci buforowej (PB).

4. Układ cyfrowego pomiaru średniej częstotliwości sygnału okresowego według zastrz. 2, znamienny tym, że układ pomiaru kolejnych okresów sygnału po synchronizacji (UPO) składa się z układu rozdzielającego (UR) i dwóch liczników (L1) i (L2), przy czym do wejścia sterującego (5) układu rozdzielającego (UR) podłączone jest wyjście układu synchronizacji sygnału (USS), a do wejścia zegarowego (6) układu rozdzielającego (UR) podawane są sygnały z generatora pomiarowego (GP), wyjścia układu rozdzielającego (UR) podłączone są do wejść liczników (L1) i (L2), których wyjścia stanowią wyjście układu pomiaru kolejnych okresów sygnału po synchronizacji (UPO2).