PL185102B1 - Sposób wytwarzania przyrządów półprzewodnikowych o strukturze planarnej - Google Patents
Sposób wytwarzania przyrządów półprzewodnikowych o strukturze planarnejInfo
- Publication number
- PL185102B1 PL185102B1 PL98325188A PL32518898A PL185102B1 PL 185102 B1 PL185102 B1 PL 185102B1 PL 98325188 A PL98325188 A PL 98325188A PL 32518898 A PL32518898 A PL 32518898A PL 185102 B1 PL185102 B1 PL 185102B1
- Authority
- PL
- Poland
- Prior art keywords
- area
- areas
- ring
- protective ring
- manufacturing
- Prior art date
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
Sposób wytwarzania przyrządów półprze- " wodnikowych o strukturze planarnej, w którym na podłożu półprzewodnikowym wykonuje się za pomocą utleniania, fotolitografii, dyfuzji i chemicznego trawienia obszary złączy p-n, pierścienia ochronnego i kontaktów omowych, znamienny tym, że w utlenionym podłożu półprzewodnikowym (M) w postaci monokrystalicznej płytki wykonuje się dwuetapowo przebiegający przez całą grubość płytki pierścień ochronny, przy czym najpierw wykonuje się silnie domieszkowany obszar (A) tego pierścienia, a następnie obszary (B) właściwych złączy p-n, po czym pocienia się podłoże od spodu, trawiąc chemicznie tylko powierzchnię wybranych obszarów i wykonuje się silnie domieszkowany obszar (C), przy czym proces wytwarzania obszaru (C) prowadzi się aż do połączenia tego obszaru z obszarem (A) pierścienia ochronnego.
Description
Przedmiotem wynalazku jest sposób wytwarzania przyrządów półprzewodnikowych, a w szczególności diod PIN i diod mocy.
W przyrządach tego typu istotnymi parametrami są: napięcie przebicia, rezystancja termiczna i rezystancja szeregowa. Wielkości te są ściśle związane z grubością stosowanego podłoża oraz ze stosowaniem określonych elementów konstrukcyjnych. Ponadto w przypadku przyrządów pracujących w zakresie wysokich wartości pola elektrycznego, takich jak przyrządy mocy, fotodetektory i niektóre przyrządy mikrofalowe, występuje problem izolacji powierzchni zewnętrznych i krawędzi złączy p-n. Odpowiednia konstrukcja i sposób izolacji powinny minimalizować upływności prądu i migrację ładunków w strukturach tych przyrządów.
Najczęściej, w znanych konstrukcjach takich przyrządów stosowane są podłoża o grubości 200-400 pm. Na podłożach z warstwą epitaksjalną wykonywane są najpierw podstawowe operacje technologiczne, następnie przed końcowymi operacjami technologicznymi płytki są równomiernie pocieniane na całej powierzchni do grubości około 150 pm. Przyjmuje się często, że taka grubość zapewnia odpowiednią wytrzymałość mechaniczną płytek podłożowych. Cieńsze płytki często ulegają uszkodzeniu w kolejnych procesach technologicznych czy w transporcie.
W typowych konstrukcjach takich przyrządów jak diody, w celu poprawienia ich parametrów stosowane są pierścienie ochronne otaczające obszary aktywne złączy p-n. Pierścienie te zapobiegają częściowo migracji ładunków clektrycznych w strukturze półprzewOdnikowej lecz ze względu na znaczną grubość płytek podłożowych (nawet pożenionych) nie przebiegają przez całą grubość struktury półprzewodnikowej i nie stanowią pełnej separacji obszaru aktywnego przyrządu.
Celem wynalazku jest sposób wytwarzania przyrządu półprzewodnikowego, w którym będzie zapewniona pełna separacja obszaru aktywnego od pozostałego obszaru płytki półprzewodnikowej .
Sposób wytwarzania przyrządów półprzewodnikowych, według którego monokrystalicznej płytce podłożowej za pomocy znanych procesów utl eniania, fotolitografii, dyfuzji i chemicznego trawienia wykonuje się przebiegający przez całą grubość płytki pierścień ochronny, ovyróżniα się tym, że pierś cień jrkhrznnf' wykonuje się dwuetapowo pyzy czym najpierw wykonuje się silnie domieszkowany obszar górny tego pierścienia i obszary właściwych złączy p-n, następnie pocienia się podłoże od spodu, trawiąc chemicznie tylko powierzchnię wybranych obszarów i wykonuje się silnie domieszkowany obszar na całej dolnej powierzchni płytki podłożowej. Proces wytwarzania tego obszaru prowadzi się aż do połączenia się tego obszaru z górnym obszarem pierścienia ochronnego.
185 102
Przedstawiony sposób umożliwia wytworzenie przyrządów półprzewodnikowych, a w szczególności struktur diodowych typu p-i-n i n-i-p wewnątrz studni o ekwipotencjalnych ścianach jaką stanowi, przechodzący przez całą grubość płytki podłożowej pierścień ochronny. Zapobiega to migracji nośników poza ściśle zdefiniowany obszar aktywny struktury i uniemożliwia ich rozpraszanie się wewnątrz kryształu. Cały ładunek zostaje skoncentrowany wewnątrz obszaru ograniczonego ekwipotencjalnymi ścianami przebiegającymi przez całą grubość płytki i znajdującymi się na potencjale dolnego kontaktu struktury półprzewodnikowej. Silnie domieszkowane obszary pierścieni tworzące ściany ekwipotencjalnych studni stanowią jednocześnie elektryczne wyprowadzenie dolnego kontaktu na powierzchnię struktury. Ma to istotne znaczenie w przypadku struktur z kontaktami belkowymi oraz innych, w których oba kontakty muszą znajdować się po tej samej stronie struktury. Dzięki wytworzeniu dookoła obszaru aktywnego bariery przez którą nie mogą przenikać ładunki elektryczne, następuje koncentracja nośników w ściśle określonym obszarze struktury. W ten sposób uzyskuje się również poprawę własności przełączających diod, poprawia się kształt charakterystyki przełączenia oraz skraca się czas przełączania.
Wynalazek zostanie bliżej objaśniony na przykładzie wykonania pokazanym na rysunku, którego fig. 1 przedstawia przekrój płytki po wykonaniu predyfuzji obszaru A pierścienia, fig. 2 - przekrój płytki po wykonaniu predyfńzji obszaru B właściwego złącza p-n, fig. 3 przekrój płytki po wykonaniu warstw maskujących D po obu stronach płytki i fotolitografii od spodu, fig. 4 natomiast przedstawia przekrój płytki po pocienieniu tylko wybranych obszarów, fig. 5 - przekrój płytki po wykonaniu silnie domieszkowanego obszaru C, oraz warstwy maskującej E, fig. 6 - przekrój płytki po wykonaniu warstwy pasywującej G i metalizacji warstwa F, stanowiącej jednocześnie dolny kontakt omowy. Na fig. 7 pokazano przekrój płytki po wykonaniu kontaktów omowych H, a fig. 8 pokazuje przekrój pojedynczej, gotowej struktury.
Do wykonania przyrządów użyto wysokorezystywnych płytek krzemowych M o orientacji krystalograficznej <100>. Procedura technologiczna rozpoczyna się od wytworzenia na płytce podłożowej warstwy dwutlenku krzemu SiO2 o grubości 0,6 pm. Jest to warstwa maskująca wykorzystywana w procesie dyfuzji. W warstwie tej metodą fotolitografii otwierane są okna odpowiadające obszarowi A pierścienia ochronnego. Po wykonaniu fotolitografii kolejną operacją jest silne domieszkowanie obszaru A pierścienia poprzez wykonanie predyfuzji w tym obszarze na głębokość ok. 20 pm. W następnych operacjach termicznych domieszka ta ulega redystrybucji. Po wykonaniu predyfuzji w obszarze A wykonywana jest dyfuzja do obszaru B na głębokość 5 pm, w celu uformowania właściwego złącza p-n diody PIN. Po wykonaniu dyfuzji do obszaru B następuje strawienie z powierzchni płytek warstw podyfuzyjnych oraz wytworzenie maskującej warstwy D azotku krzemu S13N4 o grubości 0,005 pm po obu stronach płytek. Po wytworzeniu maskujących warstw Si/N) wykonywana jest fotolitografia na przeciwległej w stosunku do obszarów A i B stronie płytek. Celem tej fotolitografii jest zdefiniowanie i przygotowanie do trawienia chemicznego obszarów, które mają być pocieniane. Po nałożeniu, naświetleniu i wywołaniu fotorezystu warstwa maskująca Si/N) w odsłoniętych obszarach jest trawiona plazmowo. Przygotowane w ten sposób płytki są trawione chemicznie w 30% roztworze wodorotlenku potasu (KOH). Trawienie zachodzi selektywnie tylko w obszarach poprzednio zdefiniowanych i prowadzone jest aż do momentu uzyskania odpowiedniej ich grubości. W powyższym przykładzie grubość ta wynosi ~50 pm. Po zakończeniu pocieniania poprzez trawienie od spodu wybranych obszarów płytek wytwarzany jest silnie domieszkowany obszar C. Wytwarzanie tego obszaru polega na usunięciu maskujących warstw D z Si/N) zamaskowaniu warstwą E z SiO2 powierzchni płytek po stronie obszarów A i B oraz na wykonaniu dyfuzji do całej przeciwległej, w stosunku do obszarów A i B powierzchni płytek. Proces dyfuzji do obszaru C prowadzony jest w ten sposób, aby w czasie jego trwania nastąpiło połączenie obszarów A z obszarem C. W ten sposób otrzymuje się pierścienie przechodzące przez całą grubość pocienionych obszarów płytek podłożowych. Po wykonaniu obszaru C, wykonywana jest warstwa pasywująca G oraz warstwa F dolnej metalizacji pełniąca funkcję usztywnienia mechanicznego pocienionych obszarów oraz będąca jednocześnie dolnym kontaktem omowym. W kolejnych operacjach wykonywany jest górny kontakt omowy H.
185 102
185 102
Fig. 7.
Fig.8
185 102
Fig. 5.
Fig. 6.
185 102
Fig. 4.
185 102
Fig. 1.
Departament Wydawnictw UP RP. Nakład 50 egz. Cena 2,00 zł.
Fig. 2.
Claims (1)
- Zastrzeżenie patentoweSposób wytwarzania przyrządów półprzewodnikowych o strukturze planarnej, w którym na podłożu półprzewodnikowym wykonuje się za pomocą utleniania, fotolitografii, dyfuzji i chemicznego 'trawienia obszary złączy p-n, pierścienia ochronnego i kontaktów omowych, znamienny tym, że w utlenionym podłożu półprzewodnikowym (M) w postaci monokrystalicznej płytki wykonuje się dwuetapowo przebiegający przez całą grubość płytki pierścień ochronny, przy czym najpierw wykonuje się silnie domieszkowany obszar (A) tego pierścienia, a następnie obszary (B) właściwych złączy p-n, po czym pocienia się podłoże od spodu, trawiąc chemicznie tylko powierzchnię wybranych obszarów i wykonuje się silnie domieszkowany obszar (C), przy czym proces wytwarzania obszaru (C) prowadzi się aż do połączenia tego obszaru z obszarem (A) pierścienia ochronnego.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PL98325188A PL185102B1 (pl) | 1998-03-06 | 1998-03-06 | Sposób wytwarzania przyrządów półprzewodnikowych o strukturze planarnej |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PL98325188A PL185102B1 (pl) | 1998-03-06 | 1998-03-06 | Sposób wytwarzania przyrządów półprzewodnikowych o strukturze planarnej |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| PL325188A1 PL325188A1 (en) | 1999-09-13 |
| PL185102B1 true PL185102B1 (pl) | 2003-02-28 |
Family
ID=20071694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PL98325188A PL185102B1 (pl) | 1998-03-06 | 1998-03-06 | Sposób wytwarzania przyrządów półprzewodnikowych o strukturze planarnej |
Country Status (1)
| Country | Link |
|---|---|
| PL (1) | PL185102B1 (pl) |
-
1998
- 1998-03-06 PL PL98325188A patent/PL185102B1/pl unknown
Also Published As
| Publication number | Publication date |
|---|---|
| PL325188A1 (en) | 1999-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0034625B1 (en) | Monolithic series-connected solar cell | |
| US4231149A (en) | Narrow band-gap semiconductor CCD imaging device and method of fabrication | |
| EP0242506B1 (en) | Sidewall spacers for cmos circuits stress relief/isolation and method for making | |
| US3849216A (en) | Method of manufacturing a semiconductor device and semiconductor device manufactured by using the method | |
| US3649386A (en) | Method of fabricating semiconductor devices | |
| CN213124449U (zh) | 电子功率器件 | |
| EP0263341A2 (en) | An improved process for preparing a charge coupled device with charge transfer direction biasing implants | |
| WO1995004375A1 (en) | Semiconductor device and its manufacture | |
| US20140145290A1 (en) | High-voltage schottky diode and manufacturing method thereof | |
| US12266530B2 (en) | Manufacturing method of an element of an electronic device having improved reliability, and related element, electronic device and electronic apparatus | |
| US3972754A (en) | Method for forming dielectric isolation in integrated circuits | |
| EP0180457A2 (en) | Semiconductor integrated circuit device and method for producing same | |
| US11869771B2 (en) | Manufacturing method of an element of an electronic device having improved reliability, and related element, electronic device and electronic apparatus | |
| JPS63108709A (ja) | 半導体装置およびその製造方法 | |
| JPH01268072A (ja) | 接合形電界効果トランジスタを製造する方法 | |
| PL185102B1 (pl) | Sposób wytwarzania przyrządów półprzewodnikowych o strukturze planarnej | |
| US20230086715A1 (en) | Stacked diode with side passivation and method of making the same | |
| US4512076A (en) | Semiconductor device fabrication process | |
| CA1215480A (en) | Method of manufacturing a high-voltage bipolar transistor | |
| US6683328B2 (en) | Power semiconductor and fabrication method | |
| KR101184378B1 (ko) | 쇼트키 다이오드 및 그 제조방법 | |
| CN119730325B (zh) | 金属氧化物半导体场效应晶体管及其制备方法和电子设备 | |
| CN113851582B (zh) | 一种垂直型霍尔传感器及其制备方法 | |
| US20240304612A1 (en) | High performance silicon controlled rectifier devices | |
| CN118448469A (zh) | 一种平面整流二极管及其制备方法 |