PL183787B1

PL183787B1 - Sposób i urządzenie do kompensacji zniekształceń drugiego rzędu w odbiorniku homodynowym

Info

Publication number: PL183787B1
Application number: PL97331251A
Authority: PL
Inventors: Paul W. Dent
Original assignee: Ericsson Inc
Priority date: 1996-07-18
Filing date: 1997-07-11
Publication date: 2002-07-31
Also published as: CN1105424C; PL331251A1; BR9710476A; JP2000515342A; CN1230309A; EP0913036A1; MY116932A; EP0913036B1; US5749051A; AR013258A2; AU723481B2; WO1998004050A1; EE9900020A; KR100452079B1; KR20000067889A; EE03987B1; AU3586297A; AR007702A1; DE69707132T2; DE69707132D1

Abstract

1. Sposób kompensacji znieksztalcen drugiego rzedu w odbiorniku homodyno- wym, znamienny tym, ze odbiera sie sygnal rzeczywisty i sygnal urojony, przyporzadko- wane sygnalowi wejsciowemu wytwarzane- mu przez odbiornik homodynowy, wytwarza sie sygnal mocy uzalezniony od lacznej mocy odbioru sygnalu odbieranego, generuje sie wazone wersje sygnalu mocy oraz sumuje sie wazone wersje z sygnalem rzeczywistym i sy- gnalem urojonym, z utworzeniem sygnalów skompensowanych dla znieksztalcenia dru- giego rzedu odbiornika homodynowego. Fig. 3 PL PL PL

Description

Przedmiotem wynalazku jest sposób i urządzenie do kompensacji zniekształceń drugiego rzędu w odbiorniku homodynowym, zwłaszcza sposób i urządzenie do kompensacji niepożądanych sygnałów wynikających ze składowych drugiego rzędu.

Odbiornik homodynowy jest znany ogólnie jako odmiana odbiornika superheterodynowego. Odbiornik superheterodynowy zwykle odbiera sygnały w pierwszym paśmie częstotliwości, i przez mieszanie odebranych sygnałów z wytwarzanym lokalnie sygnałem oscylatora, przetwarza je na drugie pasmo, czyli pasmo częstotliwości pośredniej. Przez dobór sygnału oscylatora lokalnego tak, aby był w stałym odstępie od wybranego, pożądanego sygnału w pierwszym paśmie częstotliwości, ten wybrany sygnał pożądany zawsze pojawia się na tej samej częstotliwości w paśmie częstotliwości pośredniej. Dzięki temu możliwe jest otrzymanie odpowiedniej selektywności w stosunku do wybranego sygnału pożądanego za pomocą zestrojonego na stałe filtru częstotliwości pośredniej.

W odmianie homodynowej odbiornika superheterodynowego, wybrana częstotliwość pośrednia wynosi zero, czyli odpowiada prądowi stałemu. Oscylator lokalny wykazuje wtedy zerową separację od wybranego sygnału pożądanego. Wszelka modulacja wybranego sygnału pożądanego, która powoduje występowanie składowych widmowych zarówno powyżej, jak i poniżej częstotliwości sygnału, na wyjściu mieszacza wykazuje nałożenie, ponieważ składowa o dF poniżej częstotliwości sygnału, jak i o dF powyżej częstotliwości sygnału pojawia się na częstotliwości pośredniej o dF powyżej nominalnej częstotliwości równej zeru. Dla umożliwienia rozróżnienia takich nałożonych składowych, w odbiorniku homodynowym stosuje się dwa mieszacze wykorzystujące sygnały lokalnego oscylatora, których fazy rozsunięte są o 90 stopni. Wtedy składowe powyżej i poniżej nominalnej częstotliwości sygnału pojawiająsięjako nałożone sygnały I = A+B na wyjściu jednego mieszacza i Q = j (A-B) na wyjściu drugiego mieszacza, gdzie w razie potrzeby mogą być rozdzielone przez utworzenie B = (I+jQ)/2 lub A = (I+jQ)/2.

Tego rodzaju znany odbiornik homodynowy przedstawiono w opisie patentowym nr US 5 241 702. Odbiornik tenjest zaopatrzony w blok obróbki sygnału, zapewniający również kompensację składowej niezrównoważenia, cyfryzację i cyfrową obróbkę sygnału. Pewnym problemem przy operacjach w znanych odbiornikach homodynowych jest to, że częstotliwość oscylatora lokalnego jest równa częstotliwości pożądanego odbioru, co prowadzi do odbierania przez odbiornik homodynowy składowej zakłócającej, wskutek promieniowania własnego oscylatora lokalnego. Kiedy częstotliwość oscylatora lokalnego jest dokładnie równa nominalnej spodziewanej częstotliwości, ta składowa zakłócająca zostaje przetworzona na wyjściach mieszacza dokładnie na częstotliwość zerową, czyli prąd stały i powstaje duża składowa stała nie183 787 zrównoważenia, o wiele rzędów wielkości większa od sygnału pożądanego. Tę składową zakłócającą usuwa się z zastosowaniem różniczkowania zespolonych sygnałów pasma podstawowego z mieszaczy kwadraturowych, cyfryzacji i następnie odwrotnego cyfrowego całkowania.

W wyniku tego problem występujący w znanych odbiornikach homodynowych, w których cała moc przenikająca przez antenowy filtr pasmowy może zawierać wiele sygnałów niepożądanych łącznie z sygnałem pożądanym, jest zwykle prostowana w warunkach zniekształceń kwadratowych we wzmacniaczu w.cz. lub kwadraturowych konwerterach obniżających, co powoduje wprowadzenie składnika zniekształcającego do zespolonych sygnałów pasma podstawowego. Tego typu składnik zniekształcający jest wyrażony najsilniej, kiedy interferujące ze sobą nawzajem sygnały są zmodulowane amplitudowo, lub mającharakter serii sygnałowej, jak na przykład w transmisjach TDMA (wielodostęp z podziałem czasu) .

Kiedy na dowolnej częstotliwości, na wejściu kwadraturowych konwerterów obniżających występująinne silne sygnały zakłócające, to takie sygnały są przetwarzane na prąd stały przez mieszanie sygnału z samym sobą w wyniku oddziaływania dowolnego wyrazu parzystego stopnia w opisie wielomianowym funkcji przenoszenia mieszacza. To zjawisko można zminimalizować przez stosowanie układów mieszaczy zrównoważonych i przeciwsobnych układów wzmacniaczy w.cz. zapewniających kompensowanie się zniekształceń parzystego rzędu, których najbardziej znaczącym składnikiem jest składnik kwadratowy, znany również pod nazwą intermodulacji drugiego rzędu, lub IP2. Tym niemniej, sygnały o dostatecznie dużym natężeniu nadal mogą wytwarzać składową stałą niezrównoważenia o stałej lub zmieniającej się wartości, w wyniku występowania resztkowych składników IP2 pozostałych po niedoskonałym zrównoważeniu układów skompensowanych.

Sposób kompensacji zniekształceń drugiego rzędu w odbiorniku homodynowym, według wynalazku charakteryzuje się tym, że odbiera się sygnał rzeczywisty i sygnał urojony, przyporządkowane sygnałowi wejściowemu wytwarzanemu przez odbiornik homodynowy, wytwarza się sygnał mocy uzależniony od łącznej mocy odbioru sygnału odbieranego, generuje się ważone wersje sygnału mocy oraz sumuje się ważone wersje z sygnałem rzeczywistym i sygnałem urojonym, z utworzeniem sygnałów skompensowanych dla zniekształcenia drugiego rzędu odbiornika homodynowego.

Korzystnym jest, że w sposób ciągły optymalizuje się kompensację zniekształcenia drugiego rzędu przez adaptacyjne doregulowywanie rzeczywistego współczynnika ważącego oraz urojonego współczynnika ważącego i generuje się ważone wersje sygnału mocy.

Urządzenie do kompensacji zniekształceń drugiego rzędu w odbiorniku homodynowym, według wynalazku charakteryzuje się tym, że jest zaopatrzone w odbierającą dochodzący sygnał antenę, do której dołączonyjest antenowy filtr pasmowy ograniczający szerokość pasma sygnału dochodzącego i wytwarzający sygnał filtrowany, a do antenowego filtru pasmowego jest dołączony wzmacniający sygnał filtrowany wzmacniacz w.cz., do którego jest dołączony kwadraturowy konwerter obniżający do konwersji sygnału wzmocnionego na zespolone sygnały pasma podstawowego I i Q oraz detektor mocy do wytwarzania sygnału mocy zależnego od ogólnej mocy odbieranego sygnału wzmocnionego we wzmacniaczu, przy czym do kwadraturowego konwertera obniżającego i do detektora mocyjest dołączony procesor sygnałowy do przetwarzania zespolonych sygnałów pasma podstawowego I i Q i sygnału mocy z wytworzeniem pożądanego sygnału wyjściowego, ze skompensowanymi zniekształceniami spowodowanymi intermodulacją drugiego rzędu we wzmacniaczu w.cz. i kwadraturowym konwerterze obniżającym.

Korzystnym jest, że detektor mocy jest detektorem kwadratowym.

Korzystnym jest, że detektor mocy jest dołączony do wzmacniacza w.cz. przez sprzęgacz kierunkowy na wejściu wzmacniacza w.cz.

Korzystnym jest, że detektor mocy jest dołączony do wzmacniacza w.cz. przez sprzęgacz kierunkowy na wyjściu wzmacniacza w.cz.

Korzystnym jest, że detektor mocy jest dołączony do wzmacniacza w.cz. przez blok eliminatora na wejściu tego wzmacniacza w.cz.

183 787

Korzystnym jest, że detektor mocy jest dołączony do wzmacniacza w.cz. przez blok eliminatora na wyjściu tego wzmacniacza w.cz.

Korzystnym jest, że procesor sygnałowy jest zaopatrzony w filtry sygnałów I, Q i sygnału mocy.

Korzystnym jest, że procesor sygnałowy jest zaopatrzony w konwerter analogowo-cyfrowy do przetwarzania sygnałów I, Q i sygnału mocy na przyporządkowane im cyfrowe strumienie próbek.

Korzystnym jest, że procesor sygnałowy jest dostosowany do odejmowania ważonych wersji sygnału odpowiadającego mocy od sygnałów I, Q z użyciem współczynnika ważącego I i współczynnika ważącego Q do otrzymania skompensowanych sygnałów I, Q.

Korzystnym jest, że procesor sygnałowy jest dostosowany do doregulowania współczynników ważących I i Q kompensując składniki zakłóceń drugiego rzędu występujące w sygnałach I, Q i spowodowane sygnałami niepożądanymi.

Korzystnym jest, że procesor sygnałowy jest dostosowany do doregulowania adaptacyjnie współczynników ważących I i Q, optymalizując w sposób ciągły eliminację składników zakłóceń drugiego rzędu.

Korzystnym jest, że procesor sygnałowy jest dostosowany do sterowania optymalizacji przez określenie resztkowych nieskompensowanych składowych, przez korelowanie sygnałów I, Q lub skompensowanych sygnałów I, Q z sygnałem mocy.

Korzystnym jest, że procesor sygnałowy jest dostosowany do realizacji korelacji w sposób numeryczny z wykorzystaniem strumieni cyfyzowanych próbek odpowiadających sygnałom I, Q i sygnałom mocy.

Korzystnym jest, że procesor sygnałowy jest dostosowany do kompensacji wartości składowej stałej niezrównoważenia występującej w sygnale wyjściowym kwadraturowego konwertera obniżającego.

Korzystnym jest, że procesor sygnałowy jest dostosowany do kompensowania składowej stałej niezrównoważenia przez różniczkowanie i cyfryzację wspomnianych sygnałów I, Q.

Korzystnym jest, że procesor sygnałowy jest dostosowany do kompensowania składowej stałej niezrównoważenia przez cyfrowe ponowne scałkowanie zróżniczkowanych i cyfryzowanych sygnałów I, Q.

Korzystnym jest, że procesor sygnałowy jest dostosowany do kompensowania składowej stałej niezrównoważenia przez blokowanie składowej stałej i cyfryzację wspomnianych sygnałów I, Q.

Korzystnym jest, że procesor sygnałowy jest dostosowany do kompensowania składowej stałej niezrównoważenia przez estymowanie, występujących w pożądanych składowych I, Q sygnałów I, Q, błędów spowodowanych blokowaniem składowej stałej.

Korzystnym jest, że procesor sygnałowy jest dostosowany do odejmowania estymowanych błędów od składowych I, Q.

W odmiennym rozwiązaniu według wynalazku urządzenie do kompensowania zniekształceń drugiego rzędu w odbiorniku homodynowym charakteryzuje się tym, że jest zaopatrzone w wejściowe źródło sygnału do odbioru sygnału rzeczywistego i sygnału urojonego, odpowiadających sygnałowi wejściowemu wytwarzanemu przez odbiornik homodynowy, kompensator wejściowy do wytwarzania sygnału mocy odpowiadającego ogólnej mocy odbioru sygnału odbieranego, procesor ważący do generowania ważonych wersji sygnału mocy oraz blok zespalający do łączenia ważonych wersji z sygnałem rzeczywistym i sygnałem urojonym, z utworzeniem sygnałów skompensowanych dla zniekształcenia drugiego rzędu powstałego w odbiorniku homodynowym.

Korzystnym jest, że kompensator wejściowy jest zaopatrzony w detektor kwadratowy do wytwarzania sygnału mocy.

Korzystnym jest, że detektor kwadratowy stanowi komórka Gilberta.

Korzystnym jest, że kompensator wejściowy jest zaopatrzony w detektor liniowy do wytwarzania sygnału mocy.

183 787

Korzystnym jest, że blok zespalający jest zaopatrzony w blok podnoszenia do kwadratu wytwarzający sygnały skompensowane dla zniekształcenia drugiego rzędu.

Korzystnymjest, że źródło sygnału wejściowego zawiera przetwornik analogowo-cyfrowy.

Korzystnym jest, że kompensator wejściowy jest zaopatrzony w przetwornik analogowocyfrowy.

W drugim odmiennym rozwiązaniu według wynalazku urządzenie do kompensowania zniekształceń drugiego rzędu w odbiorniku homodynowym charakteryzuje się tym, że jest zaopatrzone w odbiornik sygnału do odbioru sygnału wejściowego, kwadraturowy konwerter obniżający do konwersji sygnału wejściowego na sygnały rzeczywisty i sygnał urojony, na podstawie sygnału wejściowego, detektor mocy do wytwarzania sygnału mocy zależnego od ogólnej mocy sygnału wejściowego oraz procesor sygnałowy do korelowania rzeczywistej i urojonej składowej sygnału z sygnałem mocy, z utworzeniem sygnałów ze skompensowanymi zniekształceniami drugiego rzędu odbiornika homodynowego.

Korzystnym jest, że odbiornik sygnału jest zaopatrzony w antenę, antenowy filtr pasmowy dołączony do anteny dla ograniczenia szerokości pasma sygnału dochodzącego i wytworzenia sygnału filtrowanego, sprzęgacz kierunkowy do kierowania części sygnału filtrowanego do detektora mocy oraz wzmacniacz w.cz. wzmacniający sygnał filtrowany.

Korzystnym jest, że procesor sygnałowy jest dostosowany do wytwarzania z sygnału skompensowanego dwóch wartości ważonych wykorzystywanych do regulacji sygnału rzeczywistego i urojonego.

Korzystnym jest, że wejście wartości ważonej każdego z bloków ważących jest dołączone do przyporządkowanego mu wyj ścia procesora sygnałowego w obwodzie sprzężenia zwrotnego.

Opracowane sposób i urządzenie do kompensacji zniekształceń drugiego rzędu w odbiorniku homodynowym zapewniają zmniejszenie wszelkich stałych lub zmieniających się wartości składowej stałej niezrównoważenia, generowanych przez resztkowe składniki IP2 w operacjach znanych odbiorników homodynowych.

W rozwiązaniu według wynalazku lokalny oscylator dla konwertera obniżającego jest dostrojony do środkowej pożądanej częstotliwości odbioru, tak że zespolone sygnały pasma podstawowego rozłożone są wokół częstotliwości zerowej.

Przy takim rozwiązaniu, urządzenie kompensuje niepożądane składniki powstające wskutek intermodulacji drugiego rzędu (IP2), przy zastosowaniu dodatkowego detektora mocy łącznej, do pomiaru łącznej mocy odebranej za pośrednictwem antenowego filtru pasmowego. Sygnały odpowiadające chwilowym zmierzonym wartościom mocy są podawane wraz z zespolonymi sygnałami pasma podstawowego do bloku obróbki sygnału, gdzie następuje wyznaczenie zespolonego współczynnika kompensacji przez skorelowanie sygnału mocy z zespolonymi sygnałami pasma podstawowego. Współczynnik ten następnie jest wykorzystywany przy odejmowaniu ważonej wartości sygnału mocy od zespolonych sygnałów pasma podstawowego w celu skompensowania niepożądanego składnika zniekształcenia IP2. Dzięki temu, następuje wyeliminowanie oddziaływania zniekształcenia IP2 w homodynowym radiowym urządzeniu odbiorczym według wynalazku.

Przedmiot wynalazku w przykładach wykonania jest odtworzony na rysunku, na którym fig. 1 przedstawia schemat blokowy urządzenia do eliminacji intermodulacji drugiego rzędu, w pierwszym przykładzie wykonania wynalazku, fig. 2 -schemat blokowy urządzenia w drugim przykładzie wykonania wynalazku, a fig. 3 przedstawia schemat blokowy urządzenia w trzecim przykładzie wykonania wynalazku.

Przykłady wykonania wynalazku przeznaczone są do zastosowania w urządzeniach i sposobach do eliminowania niepożądanych składników zniekształceń IP2 w homodynowym radiowym urządzeniu odbiorczym.

W przykładzie wykonania przedstawionym na fig. 1, sygnały są wprowadzane do urządzenia i odbierane przez antenę 1 w paśmie określonym przez antenowy filtr pasmowy 2. W pierwszym przykładzie urządzenia według wynalazku, jedna część zespolonego sygnału przepuszczanego przez antenowy filtr pasmowy 2 kierowanajest przez sprzęgacz kierunkowy 3,

183 787 do detektora mocy 6, natomiast większa część sygnału zespolonego jest podawana do wzmacniacza w.cz. 4 i kwadraturowego konwertera obniżającego 5. Część sygnału zespolonego po przejściu przez antenowy filtr pasmowy 2 może również być kierowana na przykład przez blok eliminatora sygnału, do detektora mocy 6. Przebieg sygnału zmierzonej mocy ogólnej P(t) można uzyskać z wykorzystaniem w detektorze mocy 6 elementu o charakterystyce kwadratowej, na przykład komórki iloczynowej Gilberta, która nadaje się do scalenia w krzemowym układzie scalonym. W innym przykładzie, możliwe jest stosowanie detektora liniowego w charakterze detektora mocy 6. do wytwarzania przebiegu P(t) sygnału ogólnej wartości mocy. Ważone wartości przebiegu P(t) sygnału ogólnej wartości mocy kształtuje się z wykorzystaniem bloków ważących 7, 8, reagujących na wprowadzane współczynniki ważące a i b. Współczynniki ważące a, b są korzystnie wyznaczone i ustalone raz na zawsze, ponieważ odnoszą się one do parametrów Ip2 wzmacniacza w.cz. A i kwadraturowego konwertera obniżającego 5. Jednocześnie, parametry IP2 prawdopodobnie różnią się od parametrów otrzymanych z bloków ważących, zależnie od przetwarzania i odpowiednio dojego temperatury roboczej. W związku z tym, korzystne jest adaptacyjne wyznaczanie współczynników przez blok obróbki sygnału 13.

Ważone wartości aP(t) i bP(t) przebiegu P(t) sygnału zmierzonej wartości mocy ogólnej są odejmowane od wartości z wyjścia kwadraturowego konwertera obniżającego 5 z wykorzystaniem subtraktorów, pierwszego i drugiego 9,10, dla otrzymania sygnałów ze skompensowanym IP2. Alternatywnie, subtraktory 9, 10 mogą być implementowane w postaci sumatorów, jeżeli zostaną odpowiednio dobrane znaki współczynników ważenia, a, b.

Zgodnie z wynalazkiem, sygnały ze skompensowanym IP2 z subtraktorów, pierwszego i drugiego 9., 10, są następnie filtrowane w filtrach dolnoprzepustowych, pierwszym i drugim 11, 12, dla wyznaczenia szerokości pasma sygnału pożądanego. Przefiltrowane, skompensowane sygnały są następnie przetwarzane w bloku obróbki sygnału, który stanowi procesor sygnałowy 13 z wytworzeniem demodulowanego/de'kodowanego skompensowanego sygnału wyjściowego 14.

Blok obróbki sygnału, korzystnie procesor sygnałowy 13 zapewnia ponadto kompensację składowej stałej niezrównoważenia, cyfryzację i cyfrową obróbkę sygnału. Procesor sygnałowy 13 jest dodatkowo dostosowany do adaptacyjnej regulacji współczynników ważących a, b. Ta jego funkcja koreluje przebieg P(t) sygnału zmierzonej wartości mocy, ze skompensowanych sygnałów z filtrów dolnoprzepustowych, pierwszego i drugiego 11, 12, w celu określenia dokładności kompensacji. Dokładną kompensację powinno się osiągać przy braku korelacji między sygnałami skompensowanymi a sygnałem mocy. Kompensacja niezerowa wskazuje na to, że współczynniki ważące a, b sąbłędne i na wielkość błędu. Blok obróbki sygnału 13 wtedy generuje wtedy doregulowane współczynniki ważące a, b, które są podawane zwrotnie do bloków ważących 7, 8 dla doregulowania kompensacji.

W celu wykonania tej funkcji cyfrowego przetwarzania, sygnał zmierzonej wartości mocy P(t) zostaje poddany filtrowaniu dolnoprzepustowemu z wykorzystaniem trzeciego filtru dolnoprzepustowego 15, podobnego do filtrów dolnoprzepustowych, pierwszego i drugiego, 11,12, a następnie przetwarzany z analogowego na cyfrowy za pomocąprocesora sygnałowego 13. Do realizacji tej konwersji analogowo-cyfrowej stosuje się korzystnie modulację Delta-Sigma o dużej prędkości bitowej. Korelację realizuje się korzystnie przez mnożenie cyfryzowanego sygnału mocy przez każdy z cyfryzowanych sygnałów z filtrów dolnoprzepustowych, pierwszego i drugiego 1112. Te wymnożone wartości sąnastępnie uśredniane czasowo w celu określenia, czy istnieje czysta współzależność między sygnałami mocy a sygnałami skompensowanymi. Procesor sygnałowy 13 służy przy tym do optymalizacj i regulacj i skompensowanego sygnału wyj ściowego 14 z wyznaczeniem resztkowych nie skompensowanych składowych zniekształceń, przez skorelowanie skompensowanych sygnałów aP(t) i bP(t) z sygnałem mocy P(t). Jeżeli sygnał łącznej mocy P(t) jest wytwarzany w detektorze liniowym (amplitudowym), to wartość liniową można oczywiście poddać podnoszeniu do kwadratu przy numerycznym przetwarzaniu w procesorze sygnałowym 13, z wytworzeniem wartości proporcjonalnej do mocy, lub też poddać dowo183 787 lnej transformacji wielomianowej dobranej do optymalizowania kompensacji IP2, lub składników wyższych rzędów.

Procesor sygnałowy 13 kompensuje również niezrównoważenie składowej stałej występujące w sygnale wyjściowym kwadraturowego konwertera obniżającego 5. Blok obróbki sygnału 13 różniczkuje i cyfryzuje skompensowane sygnały aP(t) i bP(t), a następnie realizuje powrotne całkowanie numeryczne zróżniczkowanych i cyfryzowanych sygnałów, dokonując kompensacji składowej stałej. Procesor sygnałowy 13 poza tym kompensuje składową stałą niezrównoważenia przez blokowanie składowej stałej i cyfryzację skompensowanych sygnałów aP(t) i bP(t). Przez estymowanie, powodowanych blokowaniem prądu stałego, błędów w składowych pożądanych sygnałów aP(t), bP(t) po kompensacji, procesor sygnałowy 13 przez odejmowanie usuwa te estymowane błędy kompensacji niezrównoważenia składowej stałej.

W przykładzie wykonania przedstawionym na fig. 1, niektóre części składowe mogą być połączone w innej kolejności przy zachowaniu zasady działania urządzenia. Na przykład sygnały po konwersji obniżającej i sygnał mocy P(t) można filtrować przed odejmowaniem. Jak to przedstawiono na fig. 2, filtry dolnoprzepustowe, pierwszy i drugi 11 i 12, sąwłączone między kwadraturowym konwerterem obniżającym 5 a subtraktorami, pierwszym i drugim 9, 10. Jak przedstawiano na fig. 2, detektor mocy 6 może próbkować ogólny sygnał mocy po wzmocnieniu przez wzmacniacz w.cz. 4, za pomocą urządzenia próbkującego.

Na figurze 3 przestawiono trzeci przykład wykonania urządzenia według wynalazku. Jak to przedstawiono na fig. 3, sygnał odebrany za pomocą anteny 1, i ograniczony w odniesieniu do pasma przez antenowy filtr pasmowy 2 jest wzmacniany we wzmacniaczu w.cz.- 4. Wzmocniony sygnał podawanyjest zarówno do kwadraturowego konwertera obniżającego 5, jak i detektora mocy 6. Sygnały po konwersji obniżającej I, Q z wyjść kwadraturowego konwertera obniżającego 5 są podawane do bloku obróbki sygnału, korzystnie procesora sygnałowego 20 wraz z sygnałem mocy P. Procesor sygnałowy 20 łączy sygnał mocy P z sygnałami po konwersji obniżającej, I, Q w celu skompensowania niepożądanych produktów zniekształcających IP2. Procesor sygnałowy 20 realizuje funkcje filtrowania, przetwarzania analogowo-cyfrowego i cyfrowego przetwarzania sygnału. W procesorze sygnałowym 20,jest również generowany ważony sygnał mocy, i następnie na przykład numerycznie odejmowany od cyfryzowanych sygnałów, I, Q.

Procesor sygnałowy 20 jest ponadto dostosowany do realizacji funkcji przetwarzania analogowo - cyfrowego, do przetwarzania sygnałów I, Q po konwersji obniżającej i sygnału mocy P na odpowiednie strumienie próbek. Procesor sygnałowy 20 odejmuje ważone wersje sygnału mocy P od sygnałów I, Q, po konwersji obniżającej, z wykorzystaniem określonego współczynnika do ważenia I i współczynnika do ważenia Q w celu wytworzenia skompensowanego sygnału wyjściowego 14. Ponadto, procesor sygnałowy 20 w sposób ciągły dokonuje regulacji współczynników ważących I i Q, dla wyeliminowania składników zniekształceń drugiego rzędu zawartych w sygnałach I, Q po konwersji obniżającej, dla zoptymalizowania kompensacji sygnału niepożądanego. Blok obróbki sygnału 20 jest więc wykorzystywany do optymalizacji sterowania skompensowanego sygnału wyjściowego 14 przez określenie resztkowych składowych skompensowanych zniekształceń przez skorelowanie skompensowanych sygnałów I, Q z sygnałem mocy P.

183 787

183 787 <\J £

183 787

Departament Wydawnictw UP RP. Nakład 60 egz.

Cena 4,00 zł.

Claims

Zastrzeżenia patentowe

1. Sposób kompensacji zniekształceń drugiego rzędu w odbiorniku homodynowym, znamienny tym, że odbiera się sygnał rzeczywisty i sygnał urojony, przyporządkowane sygnałowi wejściowemu wytwarzanemu przez odbiornik homodynowy, wytwarza się sygnał mocy uzależniony od łącznej mocy odbioru sygnału odbieranego, generuje się ważone wersje sygnału mocy oraz sumuje się ważone wersje z sygnałem rzeczywistym i sygnałem urojonym, z utworzeniem sygnałów skompensowanych dla zniekształcenia drugiego rzędu odbiornika homodynowego.
2. Sposób według zastrz. 1, znamienny tym, że w sposób ciągły optymalizuje się kompensację zniekształcenia drugiego rzędu przez adaptacyjne doregulowywanie rzeczywistego współczynnika ważącego oraz urojonego współczynnika ważącego i generuje się ważone wersje sygnału mocy.
3. Urządzenie do kompensacji zniekształceń drugiego rzędu w odbiorniku homodynowym, znamienne tym, że jest zaopatrzone w odbierającą dochodzący sygnał antenę (1), do której dołączony jest antenowy filtr pasmowy (2) ograniczający szerokość pasma sygnału dochodzącego i wytwarzający sygnał filtrowany, a do antenowego filtru pasmowego (2) jest dołączony wzmacniający sygnał filtrowany wzmacniacz w.cz. (4), do którego jest dołączony kwadraturowy konwerter obniżający (5) do konwersji sygnału wzmocnionego na zespolone sygnały pasma podstawowego I i Q oraz detektor mocy (6) do wytwarzania sygnału mocy zależnego od ogólnej mocy odbieranego sygnału wzmocnionego we wzmacniaczu, przy czym do kwadraturowego konwertera obniżającego (5) i do detektora mocy (6) jest dołączony procesor sygnałowy (13,20) do przetwarzania zespolonych sygnałów pasma podstawowego I i Q i sygnału mocy z wytworzeniem pożądanego sygnału wyjściowego (14), ze skompensowanymi zniekształceniami spowodowanymi intermodulacją drugiego rzędu we wzmacniaczu w.cz. (4) i kwadraturowym konwerterze obniżającym (5).
4. Urządzenie według zastrz. 3, znamienne tym, że detektor mocy (6) jest detektorem kwadratowym.
5. Urządzenie według zastrz. 3, znamienne tym, że detektor mocy (6) jest dołączony do wzmacniacza w.cz. (4) przez sprzęgacz kierunkowy (3) na wejściu wzmacniacza w.cz. (4).
6. Urządzenie według zastrz. 3, znamienne tym, że detektor mocy (6) jest dołączony do wzmacniacza w.cz. (4) przez sprzęgacz kierunkowy (3) na wyjściu wzmacniacza w.cz. (4).
7. Urządzenie według zastrz. 3, znamienne tym, że detektor mocy (6) jest dołączony do wzmacniacza w.cz. (4) przez blok eliminatora na wejściu tego wzmacniacza w.cz. (4).
8. Urządzenie według zastrz. 3, znamienne tym, że detektor mocy (6) jest dołączony do wzmacniacza w.cz. (4) przez blok eliminatora na wyjściu tego wzmacniacza w.cz. (4).
9. Urządzenie według zastrz. 3, znamienne tym, że procesor sygnałowy (20) jest zaopatrzony w filtry sygnałów I, Q i sygnału mocy.
10. Urządzenie według zastrz. 3, znamienne tym, że procesor sygnałowy (13,20) jest zaopatrzony w konwerter analogowo-cyfrowy do przetwarzania sygnałów I, Q i sygnału mocy na przyporządkowane im cyfrowe strumienie próbek.
11. Urządzenie według zastrz. 3, znamienne tym, że procesor sygnałowy (20)jest dostosowany do odejmowania ważonych wersji sygnału odpowiadającego mocy od sygnałów I, Q z użyciem współczynnika ważącego I i współczynnika ważącego Q do otrzymania skompensowanych sygnałów I, Q.
12. Urządzenie według zastrz. 11, znamienne tym, że procesor sygnałowy (20) jest dostosowany do doregulowania współczynników ważących I i Q kompensując składniki zakłóceń drugiego rzędu występujące w sygnałach I, Q i spowodowane sygnałami niepożądanymi.

183 787
13. Urządzenie według zastrz. 12, znamienne tym, że procesor sygnałowy (20) jest dostosowany do doregulowania adaptacyjnie współczynników ważących I i Q, optymalizując w sposób ciągły eliminację składników zakłóceń drugiego rzędu.
14. Urządzenie według zastrz. 13, znamienne tym, że procesor sygnałowy (20) jest dostosowany do sterowania optymalizacji przez określenie resztkowych nieskompensowanych składowych, przez korelowanie sygnałów I, Q lub skompensowanych sygnałów I, Q z sygnałem mocy.
15. Urządzenie według zastrz. 14, znamienne tym, że procesor sygnałowy (20) jest dostosowany do realizacji korelacji w sposób numeryczny z wykorzystaniem strumieni cyfryzowanych próbek odpowiadających sygnałom I, Q i sygnałom mocy.
16. Urządzenie według zastrz. 3, znamienne tym, że procesor sygnałowy (13,20) jest dostosowany do kompensacji wartości składowej stałej niezrównoważenia występującej w sygnale wyjściowym kwadraturowego konwertera obniżającego (5) .
17. Urządzenie według zastrz. 16, znamienne tym, że procesor sygnałowy (13,20) jest dostosowany do kompensowania składowej stałej niezrównoważenia przez różniczkowanie i cyfryzację wspomnianych sygnałów I, Q.
18. Urządzenie według zastrz. 17, znamienne tym, że procesor sygnałowy (13,20) jest dostosowany do kompensowania składowej stałej niezrównoważenia przez cyfrowe ponowne scałkowanie zróżniczkowanych i cyfryzowanych sygnałów I, Q.
19. Urządzenie według zastrz. 3, znamienne tym, że procesor sygnałowy (13,20) jest dostosowany do kompensowania składowej stałej niezrównoważenia przez blokowanie składowej stałej i cyfryzację wspomnianych sygnałów I, Q.
20. Urządzenie według zastrz. 19, znamienne tym, że procesor sygnałowy (13,20) jest dostosowany do kompensowania składowej stałej niezrównoważenia przez estymowanie, występujących w pożądanych składowych I, Q sygnałów I, Q, błędów spowodowanych blokowaniem składowej stałej.
21. Urządzenie według zastrz. 20, znamienne tym, że procesor sygnałowy (13,20) jest dostosowany do odejmowania estymowanych błędów od składowych I, Q.
22. Urządzenie do kompensowania zniekształceń drugiego rzędu w odbiorniku homodynowym, znamienne tym, że jest zaopatrzone w wejściowe źródło sygnału do odbioru sygnału rzeczywistego i sygnału urojonego, odpowiadających sygnałowi wejściowemu wytwarzanemu przez odbiornik homodynowy, kompensator wejściowy (6) do wytwarzania sygnału mocy odpowiadającego ogólnej mocy odbioru sygnału odbieranego, procesor ważący (7,8) do generowania ważonych wersji sygnału mocy oraz blok zespalający (9,10, 20) do łączenia ważonych wersji z sygnałem rzeczywistym i sygnałem urojonym, z utworzeniem sygnałów skompensowanych dla zniekształcenia drugiego rzędu powstałego w odbiorniku homodynowym.
23. Urządzenie według zastrz. 22, znamienne tym, że kompensator wejściowy (6) jest zaopatrzony w detektor kwadratowy do wytwarzania sygnału mocy.
24. Urządzenie według zastrz. 23, znamienne tym, że detektor kwadratowy stanowi komórka Gilberta.
25. Urządzenie według zastrz. 22, znamienne tym, że kompensator wejściowy (6) jest zaopatrzony w detektor liniowy do wytwarzania sygnału mocy.
26. Urządzenie według zastrz. 22, znamienne tym, że blok zespalający (9,10,20) jest zaopatrzony w blok podnoszenia do kwadratu wytwarzający sygnały skompensowane dla zniekształcenia drugiego rzędu.
27. Urządzenie według zastrz. 22, znamienne tym, że źródło sygnału wejściowego zawiera przetwornik analogowo-cyfrowy.
28. Urządzenie według zastrz. 22, znamienne tym, że kompensator wejściowy (6) jest zaopatrzony w przetwornik analogowo-cyfrowy.
29. Urządzenie do kompensowania zniekształceń drugiego rzędu w odbiorniku homodynowym, znamienne tym, że jest zaopatrzone w odbiornik sygnału do odbioru sygnału wejściowego, kwadraturowy konwerter obniżający (5) do konwersji sygnału wejściowego na sygnały

183 787 rzeczywisty i sygnał urojony, na podstawie sygnału wejściowego, detektor mocy (6) do wytwarzania sygnału mocy zależnego od ogólnej mocy sygnału wejściowego oraz procesor sygnałowy (13,20) do korelowania rzeczywistej i urojonej składowej sygnału z sygnałem mocy, z utworzeniem sygnałów ze skompensowanymi zniekształceniami drugiego rzędu odbiornika homodynowego.
30. Urządzenie według zastrz. 29, znamienne tym, że odbiornik sygnału jest zaopatrzony w antenę (1), antenowy filtr pasmowy (2) dołączony do anteny dla ograniczenia szerokości pasma sygnału dochodzącego i wytworzenia sygnału filtrowanego, sprzęgacz kierunkowy (3) dla kierowania części sygnału filtrowanego do detektora mocy oraz wzmacniacz w.cz. (4) wzmacniający sygnał filtrowany.
31. Urządzenie według zastrz. 29, znamienne tym, że procesor sygnałowy (13,20) jest dostosowany do wytwarzania z sygnału skompensowanego dwóch wartości ważonych wykorzystywanych do regulacji sygnału rzeczywistego i urojonego.
32. Urządzenie według zastrz. 30, znamienne tym, że wejście wartości ważonej każdego z bloków ważących (7, 8) jest dołączone do przyporządkowanego mu wyjścia procesora sygnałowego (13) w obwodzie sprzężenia zwrotnego.