PL175091B1

PL175091B1 - Method of protecting a mos power transistor

Info

Publication number: PL175091B1
Application number: PL94306440A
Authority: PL
Inventors: Jarosław Dybowski; Krzysztof Tomczak
Original assignee: Dybowski Jaroslaw; Krzysztof Tomczak
Priority date: 1994-12-21
Filing date: 1994-12-21
Publication date: 1998-10-30
Also published as: PL306440A1

Abstract

Sposób zabezpieczenia pracy tranzystora mocy typu MOS, polegający na wprowadzeniu go w stan przewodzeniaza pomocąsygnałunapięcia sterującego, odpowiednio dodatniego względem jego źródła dla tranzystorów z kanałem typun, a ujemnego dla tranzystora z kanałem typu p, podawanego na jego bramkę przy pomocy układu sterującego i układów kontrolujących, znamienny tym, że układ sterujący (A) wysyła impuls sterujący do układu logicznego (B) badającego napięcie zasilania, gdy badane napięcie osiągnie żądaną wartość układ (B) przekazuje napięcie do układu wejściowego (C) zasilającego bramkę (G) tranzystora mocy MOS, przy czym opornik (R) zawartymiędzybramką(G) a wyjściemukładu, podaje masę przez obciążenie, w przypadku awaryjnegojej braku, a układ pomiarowy (D) mierzy prąd drenu, płynący przez tranzystor MOS, gdy prąd przekroczy dopuszczalną wartość układ (D) włącza tyrystor (T) który zwiera sygnał sterujący bramką (G) do masyThe way of securing the operation of the power transistor MOS type, which consists in putting it into the state of conduction using a control voltage signal, correspondingly positive to its source for typun channel transistors and negative for the transistor with a p-channel fed to its gate by means of the steering system and controlling systems, characterized in that the control system (A) it sends a control pulse to the tester logic (B) supply voltage when tested voltage reaches the required value, the circuit (B) transfers voltage to the input circuit (C) feeding the gate (G) the power MOS transistor, with the resistor (R) between the gate (G) and the exit of the system, he gives mass by load, in the event of an emergency lack, and the measuring system (D) measures the drain current, flowing through the MOS transistor when the current exceeds system (D) turns on thyristor (T) permissible value which connects the gate control signal (G) to ground

Description

Przedmiotem wynalazku jest sposób zabezpieczenia pracy tranzystora mocy typu MOS, pracującego jako przekaźnik elektroniczny.The subject of the invention is a method of securing the operation of a MOS type power transistor, operating as an electronic relay.

Znany sposób zabezpieczenia pracy tranzystora mocy MOS polega na tym, że za pomocą układu sterowania podaje się na jego bramkę napięcie sterujące, odpowiednio dodatnie względemjego źródła, dla tranzystorów z kanałem typu n i ujemne dla tranzystorów z kanałem typu p. Równocześnie zapomocączłonu czasowego układu sterowania, w określonych odstępach czasu, wysyła się za pośrednictwem układu kontroli napięcia, impulsy kontrolujące wartości napięcia między źródłem i drenem sterowanego tranzystora mocy MOS. W przypadku odchyleń od wartości nominalnej, napięcie jest stabilizowane przez człon kontrolno-ograniczający, po czym kontroluje się dodatkowo napięcie dren-źródło tranzystora mocy MOS za pomocą układu kontroli napięcia członu sterującego, a gdy jego wartośćjest wyższa od progu ustalonego przez układ sterujący, wówczas sygnał napięcia sterującego, podawanego na bramkę tranzystora MOS, zostaje zablokowany.A known method of securing the operation of a power MOS transistor consists in the fact that, by means of the control system, the control voltage is applied to its gate, correspondingly positive in relation to its source, for transistors with a ni-type channel, negative for transistors with a p-channel. at certain intervals, pulses are sent via the voltage control circuit to control the voltage values between the source and the drain of the controlled power MOS transistor. In the case of deviations from the nominal value, the voltage is stabilized by the control-limiting element, then the drain-source voltage of the MOS transistor is additionally controlled by the control unit voltage control system, and when its value is higher than the threshold set by the control system, then the signal the control voltage supplied to the gate of the MOS transistor is blocked.

Sposób według wynalazku polega na tym, że układ sterujący wysyła impuls sterujący do układu logicznego, badającego napięcie zasilania, gdy badane napięcie osiągnie żądaną wartość, układ logiczny przekazuje impuls napięciowy do układu wejściowego, zasilającego bramkę tranzystora mocy MOS. Opornik który jest zawarty między bramką tranzystora MOS a wyjściem układu, podaje masę przez obciążenie tranzystora MOS w przypadku awaryjnego jej braku. Układ pomiarowy mierzy prąd drenu płynący przez tranzystor mocy MOS, gdy prąd przekracza dopuszczalną wartość układ pomiarowy włącza tyrystor, który zwiera sygnał sterujący bramką tranzystora MOS, do masy.The method according to the invention consists in that the control circuit sends a control pulse to the logic circuit examining the supply voltage, when the tested voltage reaches the desired value, the logic circuit transmits the voltage pulse to the input circuit that powers the gate of the MOS power transistor. The resistor, which is included between the gate of the MOS transistor and the output of the system, gives the mass through the load of the MOS transistor in the event of its failure. The measuring system measures the drain current flowing through the MOS transistor, when the current exceeds the allowable value, the measuring system turns on the thyristor, which connects the signal controlling the MOS transistor's gate to ground.

Zaletą rozwiązania według wynalazku jest możliwość zabezpieczenia tranzystora mocy MOS przed uszkodzeniem, z powodu nadmiernej wartości prądu płynącego przez tranzystor oraz z powodu awaryjnego braku masy w układzie zasilania.The advantage of the solution according to the invention is the ability to protect the power MOS transistor against damage due to excessive current flowing through the transistor and due to an emergency lack of mass in the power supply system.

Przedmiot wynalazku został uwidoczniony na rysunku w przykładzie wykonania.The subject of the invention has been shown in the drawing in an exemplary embodiment.

Sposób według wynalazku polega na tym, że układ sterujący A wysyła impuls sterujący do układu logicznego B, badającego napięcie zasilania układu zasilającego Z. Gdy napięcie zasilania osiągnie niezbędną wartość, układ logiczny B przekazuje napięcie zasilania do układu wej175 091 ściowego C, zasilającego bramkę tranzystora mocy MOS. Gdy w układzie logicznym B zabraknie awaryjnie masy, wtedy poprzez obciążenie podaje masę opornik R, umieszczony między bramką tranzystora MOS a wyjściem układu, chroniąc tranzystor mocy MOS przed zniszczeniem. Następnym zabezpieczeniem umieszczonym w układzie pracy tranzystora mocy MOS jest układ pomiarowy D, mierzący prąd drenu płynący przez tranzystor MOS, gdy prąd przekracza dopuszczalną wartość, układ pomiarowy D włącza tyrystor T, który zwiera sygnał sterujący bramką tranzystora do masy.The method according to the invention consists in that the control circuit A sends a control pulse to the logic B, which tests the supply voltage of the supply circuit Z. When the supply voltage reaches the necessary value, the logic B transfers the supply voltage to the input circuit C, which supplies the gate of the power transistor. MOS. When there is an emergency ground in the logic system B, then the R resistor, placed between the gate of the MOS transistor and the output of the circuit, gives the mass through the load, protecting the MOS power transistor against damage. The next protection placed in the MOS transistor operation system is the measuring system D, measuring the drain current flowing through the MOS transistor, when the current exceeds the permissible value, the measuring system D turns on the thyristor T, which short-circuits the signal controlling the transistor's gate to ground.

175 091 uktad175 091 sect

Departament Wydawnictw UP RP. Nakład 90 egz. Cena 2,00 złPublishing Department of the UP RP. Circulation of 90 copies. Price PLN 2.00

Claims

Patent claim

A method of securing the operation of a MOS type power transistor, which consists in making it conduction by means of a control voltage signal, positive in relation to its source for n-channel transistors, and negative for a p-channel transistor, fed to its gate by means of a control system and control circuits, characterized in that the control circuit (A) sends a control pulse to the logic circuit (B) testing the supply voltage, when the tested voltage reaches the desired value, circuit (B) transfers the voltage to the input circuit (C) supplying the gate (G) of the transistor power MOS, where the resistor (R) between the gate (G) and the output of the system gives the mass through the load, in the event of its failure, and the measuring system (D) measures the drain current flowing through the MOS transistor when the current exceeds the permissible value circuit (D) turns on the thyristor (T) which shortens the signal controlling the gate (G) to ground.