PL152237B2

PL152237B2 - System for analyzing logic states present on a highway of a modular electronic camac equipment system

Info

Publication number: PL152237B2
Application number: PL27681888A
Authority: PL
Inventors: Janusz Baczynski
Original assignee: Univ Lodzki
Priority date: 1988-12-29
Filing date: 1988-12-29
Publication date: 1990-11-30
Also published as: PL276818A2

Description

RZECZPOSPOLITAREPUBLIC

POLSKAPOLAND

OPIS PATENTOWY PATENTU TYMCZASOWEGOPATENT DESCRIPTION OF THE TEMPORARY PATENT

152 237152 237

Patent tymczasowy dodatkowy do patentu nr-Zgłoszono: 88 . 12 29 (P.Supplementary provisional patent to Patent No.-Pending: 88. 12 29 (P.

Pierwszeństwo. -——Priority. -——

Int. Cl.⁵ G06F 11/00Int. Cl. ⁵ G06F 11/00

276018)276018)

URZĄDOFFICE

PATENTOWYPATENT

RPRP

Zgłoszenie ogłoszono: 89 10Application announced: 89 10

Opis patentowy opublikowano:The patent description was published:

cnitiiu nuucnitiiu nuu

1991 03 291991 03 29

Twórca wynalazku: Janusz BaczyńskiInventor: Janusz Baczyński

Uprawniony z patentu tymczasowego: Uniwersytet Łódzki, Łódź (Polska)Authorized by a provisional patent: University of Łódź, Łódź (Poland)

UKŁAD DO ANALIZY STANÓW LOGICZNYCH NA MAGISTRALI MODUŁOWEGO SYSTEMU APARATURY ELEKTRONICZNEJ CAMACSYSTEM FOR ANALYSIS OF LOGICAL STATES ON THE BUS OF THE MODULAR SYSTEM OF ELECTRONIC APPARATUS CAMAC

Przedmiotem wynalazku jest układ do analizy stanów logicznych na magistrali modułowego systemu aparatury elektronicznej CAMAC, mający zastosowanie w elektronice, przy lokalizacji uszkodzeń i przy uruchamianiu oraz testowaniu modułów aparatury elektronicznej wykonanej w standardzie CAMAC.The subject of the invention is a system for analyzing logic states on the bus of the CAMAC modular electronic apparatus system, applicable in electronics, for fault location and for commissioning and testing of electronic apparatus modules made in the CAMAC standard.

Znany do tego celu układ, zwany też wskaźnikiem stanu magistrali, jest przykładowo szczegółowo opisany w instrukcji obsługi 126-10 pt. Wskaźnik stanu magistrali typu 081 wydanej przez producenta układu Zjednoczone Zakłady Urządzeń Jądrowych POLON w Warszawie.An arrangement known for this purpose, also known as bus status indicator, is described in detail, for example, in operating manual 126-10 pt. Type 081 bus status indicator issued by the manufacturer of the system United Zakłady Urządzeń Nucleowych POLON in Warsaw.

Znany układ, zawiera dekoder funkcji CAMAC połączony z magistralą systemu CAMAC oraz, poprzez wewnętrzną szynę sterującą, z dwuwejściowym multiplekserem połączonym odpowiednio z szyną W i szyną R magistrali CAMAC. Wyjście multipleksera jest połączone z rejestrem zatrzaskowym, którego wyjście jest połączone z wejściem dwuwejściowego selektora, do'wyjść którego są podłączone diody elektroluminescencyjne. Drugie wejście selektora jest wyprowadzone na zewnątrz układu, zasadniczo w celu indykacji tzw. sygnałów L (LAM - zgłoszeń żądań obsługi). Układ zawiera także, połączony z magistralą systemu CAMAC, rejestr sygnałów strobujących oraz rejestr buforowy. Do wyjść tych rejestrów są podłączone diody elektroluminescencyjne. Ponadto, układ zawiera blok przełącznika rodzaju pracy połączony: z liniami sygnałów strobujących SI i S2 magistrali systemu CAMAC oraz, poprzez wewnętrzną szynę sterującą, z wszystkimi opisanymi blokami układu.The known circuit comprises a CAMAC function decoder connected to the CAMAC system bus and, via an internal control bus, to a two-input multiplexer connected to the W bus and the R bus of the CAMAC bus, respectively. The output of the multiplexer is connected to a latch register, the output of which is connected to the input of a two-input selector, to the outputs of which light emitting diodes are connected. The second input of the selector is led outside the system, basically to indicate the so-called L signals (LAM - service request reports). The system also includes a strobe register and a buffer register connected to the CAMAC system bus. Light-emitting diodes are connected to the outputs of these registers. In addition, the system comprises a mode selector block connected: to the CAMAC system bus strobe signal lines SI and S2 and, via an internal control bus, to all described circuit blocks.

Działanie znanego układu polega na tym, że diody elektroluminescencyjne służą do indykacji stanów logicznych przesyłanych po liniach magistrali systemu CAMAC. Dekoder funkcjiThe operation of the known system is based on the fact that the light-emitting diodes are used to indicate the logic states transmitted on the bus lines of the CAMAC system. Function decoder

152 237152 237

CAMAC rozróżnia dwie grupy funkcji: zapisu F(0)...F(7) i odczytu F(16)...F(23). Sygnał z dekodera steruje dwuwejściowym multiplekserem tak, by podczas operacji zapisu na wyjście multipleksera były przekazywane stany z linii W magistrali CAMAC. Natomiast, podczas operacji odczytu na wyjścia te są przekazywane stany z linii R magistrali CAMAC. W zależności od ustawienia bloku przełącznika pracy, stany wyjściowe multipleksera są zapamiętywane w rejestrze zatrzaskowm w momentach pojawiania się sygnałów SI lub są przekazywane w sposób ciągły do jednego.z wejść dwuwejściowego selektora powodując.świecenie odpowiednich diod elektroluminescencyjnych. . ·.CAMAC distinguishes between two groups of functions: write F (0) ... F (7) and read F (16) ... F (23). The signal from the decoder controls the two-input multiplexer so that the states from the line W of the CAMAC bus are transmitted to the multiplexer output during the write operation. However, during the read operation, the states from the R line of the CAMAC bus are transferred to these outputs. Depending on the setting of the operation switch block, the output states of the multiplexer are stored in the latch register at the time of the appearance of the SI signals or are continuously transferred to one of the inputs of the two-input selector, causing the corresponding light-emitting diodes to light up. . ·.

Analizę stanów logicznych na liniach N, B, X, Q, C, Z i szynach F, A dają diody elektroluminescencyjne przyłączone do rejestru buforowego zapisywanego, w zależności od ustawienia bloku przełącznika pracy, podczas sygnałów SI i 52 lub w sposób ciągły, śledzenie pojawiania się sygnałów SI i 52 umożliwiają diody elektroluminescencyjne, przyłączone do rejestru sygnałów strobujących. W zależności od ustawienia bloku przełącznika rejestr ten może być cały czas prreeroczysty lub też sygnały SI i S2 mogą być zapisywane w rejestrze w odpowiednich chwilach czasowych. Blok przełącznika pracy umożliwia również ciągłą indykację, na diodach elektroluminescencyjnych odpowiadających szynom W i R, stanów logicznych występujących na bitach dwuwejściowego selektora, wyprowadzonych na zewnątrz układu. Zatem, znany układ pozwala analizować stany logiczne aktualnie istniejące na.magistrali systemu CAMAC, a także pozwala analizować stany zapamiętane w momencie ostatnio występującego sygnału strobującego. Pierwszy tryb pracy układu pozwala analizować stany staćjonarne. Natomiast, drugi tryb pracy układu pozwala analizować stany dynamicznie pojawiające się na magistrali, pod warunkiem jednak, że na magistrali systemu CAMAC została wykonana albo tylko jedna operacja rozkazowa albo też jest wykonywany ciąg dokładnie tych samych operacji i;' , jednocześnie blok funkcjonalny, do którego są te operacje skierowane, odpowiada na nie w niezmiennie jednakowy sposób.The analysis of logic states on the N, B, X, Q, C, Z lines and F, A buses is given by light-emitting diodes connected to the saved buffer register, depending on the setting of the operation switch block, during the SI and 52 signals or continuously, appearance tracking S1 and 52 are enabled by light emitting diodes connected to the strobe register. Depending on the switch block setting, this register can be all-time clear or the signals SI and S2 can be written to the register at appropriate times. The operation switch block also enables continuous indication, on the light-emitting diodes corresponding to the W and R buses, of the logic states present on the bits of the two-input selector, led outside the system. Thus, the known system allows to analyze the logical states currently existing on the bus of the CAMAC system, and also allows to analyze the states stored at the time of the last strobe signal. The first mode of operation of the system allows the analysis of stationary states. On the other hand, the second mode of the system operation allows the analysis of dynamically appearing states on the bus, provided, however, that either only one command operation has been performed on the bus of the CAMAC system or a sequence of exactly the same operations is performed and; ' at the same time, the function block to which the operations are directed responds to them in an invariably equal manner.

Niedogodnością znanego układu jest to, że pozwala tylko na analizę stanów logicznych aktualnie istniejących na magistrali systemu CAMAC albo tych, które zostały zapamiętane w momencie ostatniego sygnału strobującego. Żaden z możliwych trybów działania układu nie pozwala analizować dynamicznie zmieniających się stanów logicznych na magistrali systemu CAMAC, na której występują dowolnie zmieniające się operacje rozkazowe lub też występuje ciąg dokładnie takich samych operacji rozkazowych ale blok funkcjonalny, do którego są one skierowane, odpowiada na nie w różny sposób - przykładowo, sporadycznie w sposób błędnyThe disadvantage of the known system is that it only allows the analysis of the logic states currently existing on the CAMAC system bus or those that were stored at the time of the last strobe signal. None of the possible operating modes of the system allows to analyze dynamically changing logical states on the CAMAC system bus, on which there are arbitrarily changing command operations or there is a sequence of exactly the same command operations, but the functional block to which they are directed responds to them in different ways - for example, sporadically wrongly

Istotą układu według wynalazku jest to, że ma komparator danych, połączony z wyjściami buforowego rejestru danych, o wyjściu połączonym z trójpozycyjnym przełącznikiem i z wejściem dwuwejściowej bramki logicznej typu AND lub NAND. Odrębne wejście tej bramki jest połączone z trójpozycyjnym przełącznikiem i wyjściem komparatora adresowego połączonego z buforowym rejestrem adresu. Wyjście bramki jest połączone z trójpozycyjnym przełącznikiem połączonym także z wejściem danych przerzutnika, korzystnie typu D. Wyjście przerzutnika jest połączone z wyjściem strobującym oraz z wejściem innej dwuwejściowej bramki logicznej typu AND lub NAND o wyjściu połączonym z wejściem zliczającym licznika, przy czym osobne wejście tej bramki jest połączone z linią SI magistrali systemu CAMAC. Wyjście stanu licznika jest połączone z wejściem dwuwejściowego selektora połączonego osobnym wejściem: z wejściem buforowego rejestru danych, z odrębnym wejściem komparacyjnym komparatora danych oraz z wyjściem rejestru zatrzaskowego połączonego poprzez multiplekser z magistralą systemu CAMAC.The essence of the circuit according to the invention is that it has a data comparator connected to the outputs of the data buffer register with the output connected to a three-position switch and to the input of a two-input logic gate of the AND or NAND type. A separate input of this gate is connected to a three-position switch and an output of an address comparator connected to the address buffer register. The output of the gate is connected to a three-position switch also connected to the data input of the flip-flop, preferably type D. The output of the flip-flop is connected to a strobe output and to the input of another two-input logic gate of the AND or NAND type with the output connected to the counter input of the counter, the separate input of this gate being it is connected to the SI line of the CAMAC system bus. The output of the counter status is connected to the input of a two-input selector connected by a separate input: with the input of the buffer data register, with a separate comparator input of the data comparator and with the output of the latching register connected through the multiplexer with the CAMAC system bus.

Wejście buforowego rejestru adresu oraz odrębne wejście komparacyjne komparatora adresu są wspólnie połączone z zespołem diod elektroluminescencyjnych i wyjściem rejestru buforowego połączonego: wejściem z magistralą systemu CAMAC. Zespół diod elektroluminescencyjnych jest też połączony z rejstrem sygnałów strobujących oraz z selektorem. Natomiast, wejścia zegarowe i zerujące przerzutnika są połączone z wewnętrzną szyną sterującą połączoną też z rejestrem sygnałów stroibującyct\rejestrem buforowym, blokiem przełącznika rodzaju pracy, oraz multiplekserem, a także z wejściami wpisującymi buforowych rejestrów: adresuThe address buffer register input and the separate address comparator input are jointly connected to the LED bank and the output of the buffer register linked: the CAMAC system bus input. The light emitting diode assembly is also connected to the strobe signal register and to the selector. On the other hand, the clock and reset inputs of the flip-flop are connected to the internal control bus, also connected to the tuning signals register \ buffer register, the operating mode selector block, and the multiplexer, as well as the inputs entering the buffer registers: address

152 237 i danych. Wyjście przerzutnika jest połączone z wejściem bramkującym bloku przełącznika rodzaju pracy połączonym z kolei z dekoderem funkcji CAMAC połączonym z magistralą systemu CAMAC.152 237 and data. The output of the flip-flop is connected to the gating input of the mode selector block connected in turn to the CAMAC decoder connected to the CAMAC system bus.

Zaletą układu według wynalazku jest to, że dzięki wprowadzeniu dwu bramek logicznych typu AND lub NAND, dwu komparatorów, dwu rejestrów buforowych, trójpozycyjnego przełącznika, przerzutnika oraz licznika osiąga się możliwość .analizowania:·, stacjonarnych' oraz .· dynamicznie zmieniających się stanów logicznych na magistrali systemu 'CAMAC. Przy czym, analiza stanów dynamicznie się · zmieniających - może być .dokonywana także w' przypadkach występowania na magistrali systemu CAMAC ciągu dowolnie zmieniających się operacji rozkazowych oraz w przypadkach gdy, bloki do których są te operacje skierowane odpowiadają na nie w sposób niepowtarzalny. Ponadto układ, dzięki wyjściu strobującemu, pozwala wykrywać nawet sporadycznie się pojawiające błędne stany na liniach magistrali oraz zatrzymywać w takich przypadkach pracę procesora -systemu CAMAC.The advantage of the system according to the invention is that by introducing two logic gates of the AND or NAND type, two comparators, two buffer registers, a three-position switch, a flip-flop and a counter, it is possible to analyze: stationary and dynamically changing logical states on the 'CAMAC system bus. At the same time, the analysis of dynamically changing states can also be performed in cases of occurrence of a sequence of arbitrarily changing command operations on the CAMAC system bus and in cases where the blocks to which these operations are directed respond to them in a unique way. In addition, the system, thanks to the strobe output, allows to detect even sporadically appearing errors on the bus lines and to stop the operation of the CAMAC system processor in such cases.

Przedmiot wynalazku jest przedstawiony w przykładzie wykonania na rysunku przedstawiającym blokowy schemat elektryczny.The subject of the invention is illustrated in an embodiment in a drawing showing an electric block diagram.

Układ według wynalazku · ma dekoder 1 funkcji CAMAC połączony z magistralą 2 systemu CAMAC oraz z blokiem 3 przełącznika rodzaju pracy. Blok 3 jest połączony z wewnętrzną szyną 4 sterującą, do której są także przyłączone, rejestr 5 sygnałów strobujących, rejestr 6 buforowy oraz dwuwejściowy multiplekser 7. Wejścia rejestrów 5, 6 i wejścia multipleksera 7' są połączone z magistralą 2. Wyjście multipleksera 7 jest ' połączone'z wejściem rejestru 8 zatrzaskowego. Wyjście . tego rejestru jest połączone z wejściem dwuwejściowego selektora'9. Wyjście selektora 9 jest połączone z zespołem 10 diod elektroluminescencyjnych połączonych także z wyjściem rejestru 5. Wyjście rejestru Θ jest 'także połączone ' z wejściem komparacyjnym komparatora 11 danych oraz z wejściem buforowego rejestru 12 danych połączonego też z odrębnym wejściem komparacyjnym komparatora 11. Wyjście tego komparatora jest połączone z trójpozycyjnym przełącznikiem 13 i z wejściem dwuwejściowej bramki 14 logicznej typu AND lub NAND. Ddrębne wejście tej bramki jest połączone z przełącznikiem 13 i wyjściem komparatora 15 adresowego połączonego wejściem komparacyjnym z buforowym rejestrem 16 adresu, którego wejście oraz odrębne wejście komparacyjne komparatora 15 są wspólnie połączone z zespołem 10 diod i wyjściem rejestru 6. Natomiast, wyjście bramki 14 jest połączone z przełącznikiem 13 połączonym z wejściem danych przerzutnika 17 korzystnie typu D. Wejścia zegarowe oraz zerujące przerzutnika 17 są połączone z szyną 4, a wyjście tego przerzutnika jest połączone z wejściem bramkującym bloku 3, z wyjściem strobującym 18 oraz z wejściem dwuwejściowej bramki 19 logicznej typu AND . lub NAND. Osobne wejście bramki 19 jest połączone z linią SI magistrali 2. Wyjście bramki 19 jest połączone z wejściem zliczającym licznika 20, którego wyjście stanu jest połączone z oddzielnym wejściem selektora 9.The system according to the invention has a CAMAC function decoder 1 connected to the CAMAC system bus 2 and to the mode selector block 3. Block 3 is connected to the internal control bus 4, to which are also connected, a strobe register 5, a buffer register 6 and a two-input multiplexer 7. The inputs of the registers 5, 6 and the multiplexer input 7 'are connected to the bus 2. The output of the multiplexer 7 is' connected with latching register 8 input. Exit . this register is connected to the input of the two-input selector'9. The selector output 9 is connected to a set of 10 light-emitting diodes also connected to the output of register 5. The register output Θ is 'also connected' to the comparator input of the data 11 and the input of the data buffer register 12 also connected to a separate comparator input of the comparator 11. The output of this comparator it is connected to a three-position switch 13 and to an input of a two-input logic gate 14 of the AND or NAND type. A separate input of this gate is connected to a switch 13 and an output of an address comparator 15 connected by a comparator input to the address buffer register 16, the input of which and a separate comparator input 15 are jointly connected to the diode assembly 10 and the output of register 6. In contrast, the output of the gate 14 is connected with a switch 13 connected to the data input of the flip-flop 17, preferably of type D. The clock and reset inputs of the flip-flop 17 are connected to the bus 4, and the output of the flip-flop is connected to the gating input of block 3, to the strobe output 18 and to the input of the two-input AND logic gate 19 . or NAND. A separate input of gate 19 is connected to line S1 of the bus 2. The output of gate 19 is connected to a counting input of a counter 20 whose status output is connected to a separate input of selector 9.

Działanie tego układu polega na tym, że do buforowego rejestru 16 adresu i do buforowego rejestru 12 wpisuje się z magistrali 2 systemu CAMAC informacje, które są porównywane, odpowiednio przez komparatory 15 i 11, ze stanami występującymi na magistrali 2. Przy czym, komparator 11 umożliwia, poprzez multiplekser 7 i-rejestr 8 detekcję wyróżnionych stanów na'szynach danych W, R magistrali 2, natomiast komparator 15 umożliwia taką detekcję, poprzez rejestr 6, z szyny kontrolno-sterującej magistrali 2, to jest z linii F, A, B, Q, X, itd. W zależności od położenia przełącznika 13, na wejściu informacyjnym przerzutnika 17 pojawia się stan logicznej ”1, gdy jeden z komparatorów wykryje na magistrali 2 wyróżniony stan lub tylko wtedy gdy obydwa komparatory wykryją taki stan jednocześnie.The operation of this system is based on the fact that information from the CAMAC system bus 2 is entered into the address buffer register 16 and the buffer register 12, which are compared, respectively, by comparators 15 and 11, with the states on the bus 2. The comparator 11 it enables, through the multiplexer 7 and register 8, the detection of the distinguished states on the data buses W, R of the bus 2, while the comparator 15 enables such detection, through the register 6, from the control-command bus of the bus 2, i.e. from the F, A, B lines , Q, X, etc. Depending on the position of the switch 13, the logical "1 state appears at the information input of flip-flop 17 when one of the comparators detects the highlighted state on the bus 2, or only when both comparators detect such a state simultaneously.

Na wejście zegarowe przerzutnika 17 są podawane, poprzez blok 3 przełącznika rodzaju pracy i wewnętrzną szynę 4, impulsy determinowane sygnałem strobującym (np. S2) z magistrali 2. Impulsy te powodują przepisywanie na wyjście przerzutnika 17 stanu logicznego występującego na jego wejściu danych. Dopóki nie nastąpi przepisanie na wyjście przerzutnika stanu logicznej 1, to sygnały SI z magistrali 2 są poprzez bramkę 19 podawane do licznika 20 i tam zliczane. Z chwilą gdy na wyjście przerzutnika 17 jest przepisany stan logicznej 1, to bramka 19 przestaje przepuszczać sygnały SI do licznika 20. Stan ten jest równieżThe clock input of the flip-flop 17 is fed, via the mode selector block 3 and the internal bus 4, pulses determined by a strobe signal (e.g. S2) from the bus 2. These pulses cause the logic state of its data input to be copied to the output of the flip-flop switch 17. As long as the output of the logic state toggle 1 is not written to the output, the signals SI from the bus 2 are fed through the gate 19 to the counter 20 and counted there. As soon as the state of logic 1 is rewritten to the output of the flip-flop 17, the gate 19 stops passing signals SI to the counter 20. This state is also

152 237 podawany do wejścia bramkującego bloku 3, co powoduje zablokowanie wysyłania przez ten blok poprzez szyną 4, sygnałów zapisu do: przerzutnika 17 oraz do rejestrów 5, 6 i Θ. Tym samym praktycznie, układ przestaje obserwować” stan linii magistrali 2. Wskazania zespołu 10 diod elektroluminescencyjnych umożliwiają analizą stanu magistrali' 2 zapamiętanego w rejestrach 5, 6 i 8. Wyjście strobujące 18 .na które jest podawany sygnał wyjściowy z.przerzutnika '17 umożliwia inicjacją'lub zawieszanie pracy urządzeń zewnętrznych, przykładowo procesora . .systemu; układ 'umożliwia stosowanie nie . tylko 'tzw. pułapki adresowej ale i pułapki danych. Odpowiednie przełączenie trybu pracy w bloku 3 umożliwia poprzez szynę 4 zmianą ' stanu na wejściu przełączającym selektora 9, a tym samym staje się możliwa indykacja stanu licznika 20. Pozwala to określić przy której z kolei operacji rozkazowej na magistrali 2 pojawił się na tej magistrali stan wyróżniony; jest to np. przydatne, przy testowaniu bloków pamięci CAMAC za pomocą prostego procesora (tzw. ręcznego kontrolera kasety CAMAC), generującego jedną i tą samą, stale się powtarzającą operację rozkazową odczytu.152 237 applied to the gating input of block 3, which prevents this block from sending over the bus 4 write signals to: flip-flop 17 and to registers 5, 6, and Θ. Thus, practically, the system no longer observes the "state of the bus line 2. The indications of the 10 light-emitting diode set enable the analysis of the bus state '2 stored in registers 5, 6 and 8. The strobe output 18, to which the output signal from the trigger '17 is fed, enables the initiation of 'or suspending the operation of external devices, for example the processor. .system; layout 'allows the use of no. only 'so-called address trap but also data trap. Appropriate switching of the operating mode in block 3 enables, through the bus 4, a change of the state on the switching input of selector 9, and thus it becomes possible to indicate the status of the counter 20. This allows to determine at which in turn the command operation on bus 2 appeared on this bus ; this is e.g. useful when testing CAMAC memory blocks with a simple processor (so-called CAMAC handheld cassette controller) that generates one and the same, constantly repeating read instruction operation.

Claims

Patent claim

System for the analysis of logic states on the bus of the modular system of electronic apparatus CAMAC,. containing a function decoder. CAMAC connected to the CAMAC system bus and to the operating mode switch block, connected to the internal control bus connected to the CAMAC system bus through a strobe register, buffer register and a two-input multiplexer with an output connected to a latch register, in turn connected to one of the the inputs of a two-input selector coupled to the array of light emitting diodes which assembly is also coupled to the outputs of the strobe register and the 'buffer register, characterized by having a data comparator (11) coupled to the outputs of the data buffer register (12) with the output coupled to with a three-position switch (13) and with the input of a two-input logic gate (14) of the AND or NAND type, the separate input of which is connected to the switch (13) and the output of the address comparator (15) connected to the buffer register (16) of the address, while the output of the gate ( 14) is connected to a switch (13) also connected to the data input by ejector (17), preferably of the D type, whose output 'is connected to the strobe output (18) and to the input of a two-input logic AND or NAND' gate (19) having an output connected to the counting input of the counter (20), a separate gate input (19) is connected to the SI line (2) of the CAMAC system, and the counter status output (20) is connected to the input of the selector (9), connected via a separate input to the register input (12), to a separate comparator input (11) and with the latching register (8) output, connected to the bus (2), and the register input (16) and a separate comparator comparator input (15) are jointly connected to the buffer register (6) output, connected with the bus input (2) and the output with a set (10) of light-emitting diodes, also connected to the register (5) of strobe signals and to the selector (9), while the clock and reset inputs of the flip-flop (17) are connected to the internal control bus (4), also connected to the input registers (12) and (16), and the output of the flip-flop (17) is connected to the gating input of block (3).

152 237