Przedmiotem wynalazku jest uklad klucza pradowego o duzej predkosci dzialania, zwlaszcza do przetworników cyfrowo-analogowych i analogcwo-cyfrowych. Znane sa uklady klu¬ czy pradowych o duzej predkosci dzialania, oparte na róznicowym lub podwójnie róznicowym zespole tranzystorów przelaczajacych. Przykladowo taki uklad klucza pradowego o czasie wlaczania i wylaczania zródla pradowego rzedu dziesiatków nanosekund znany Jest z artyku¬ lu, I.A. Schoeff:"Standard bipolar process yields 12 bit monotonie d-a conwerter", Elec¬ tronics, 1979.12.05, str« 154, fig. 1 i 3. W ukladzie tym róznicowa para tranzystorów przelaczajacych polaczona Jest emiterami z przelaczanym zródlem pradowym i sterowana przez druga, przeciwstawna do niej pare tranzystorów sterujacych, polaczonych emiterami z dodatkowym zródlem pradu sterujacego, a kolektorami z odpowiednimi bazami tranzysto¬ rów pary przelaczajacej. Bazy tranzystorów pary polaczajacej sa polaczone poprzez re¬ zystory o równej rezystancji ze zródlem napiecia polaryzujacego, o wartosci odpowied¬ niej do uzyskania stanu przewodzenia Jednego i stanu nieprzewodzenia drugiego z tran¬ zystorów pary, pod wplywem stanu nierównowagi w parze sterujacej, wymuszanej sygnalami wyjscia ukladu cyfrowego, przylaczonego do Jednej z baz tranzystorów pary sterujacej, podczas gdy druga Jest polaczona z dalszym zródlem napiecia polaryzujacego.Wada tego znanego ukladu sa nieoptymalne warunki przelaczania, gdyz niezbedna do tego zmiana potencjalu emiterów uzytych tranzystorów wydluza czas przelaczania pra¬ du, a zmieniany potencjal emiterów tranzystorów pary sterujacej uniemozliwia bezpos¬ rednie wykorzystanie tej pary do uzyskania Jednakowej wartosci pradu sterujacego w obu stanach klucza, tak, ze prad sterujacy musi byó wytwarzany przez aktywne zródlo steru-2 148 051 jace, polaczone z emiterami pary sterujacej. Dalsza wada znanego ukladu jest koniecznosc stosowania dwóch odrebnych napiec polaryzujacych.Celem wynalazku jest usuniecie wymienionych wad, a zadaniem technicznym wiodacym do tego celu jest opracowanie ukladu klucza pradowego o duzej predkosci dzialania, zwlasz¬ cza do przetworników cyfrowo-analogowych i analogowo-cyfrowych, w którym uzyskuje sie uproszczenie budowy przy równoczesnym zwiekszeniu predkosci dzialania poprzez optymali¬ zacje funkcji przelaczajacej klucza. Wynalazek polega na tym, ze bazy róznicowej pary tranzystorów sterujacych klucza pradowego sa polaczone bezposrednio z wyjsciami przeciw¬ stawnych fazach ukladu sterujacego kluczem, a emitery tej pary tranzystorów sa polaczo¬ ne wspólnie, poprzez rezystor, z dodatnim biegunem zródla napiecia zasilania.Wedlug dalszej cechy wynalazku bazy róznicowej pary tranzystorów sterujacych klucza pradowego sa przylaczone do ukladu sterujacego kluczem poprzez dzielnik dopaso¬ wujacy. Uklad wedlug wynalazku umozliwia zwiekszenie predkosci dzialania klucza poprzez unikniecie koniecznosci zmiany potencjalu emiterów tranzystorów pary sterujacej i uzys¬ kanie wymuszenia na jej wyjsciu nastepujacego z podwojona predkoscia. Oprócz tego uklad wedlug wynalazku jest uproszczony wobec znanych rozwiazan tego typu, przy czym unika sie stosowania ukladu polaryzujacego baze jednego z tranzystorów pary sterujacej, do generowania zas pradu sterujacego nie potrzeba aktywnego zródla pradowego z uwagi na stalosc napiecia na emiterach tranzystorów sterujacych w obu statycznych stanach pracy klucza . Dalsza zalete ukladu stanowi mozliwosc latwej zmiany fazy sygnalu w obciazeniu w stosunku do sygnalu sterujacego, za pomoca zmiany polaczenia wejsc, co ma znaczenie w przypadku wykonania klucza w postaci ukladu scalonego.Przedmiot wynalazku w przykladzie wykonania jest uwidoczniony na rysunku, przed¬ stawiajacym schemat ideowy ukladu klucza pradowego wedlug wynalazku. Przerzutnik wejscio¬ wy P jest polaczony wyjsciem Q i 5 z bazami tranzystorów PNP, T, i T^ pary sterujacej, których emitery sa poprzez rezystor R polaczone z dodatnim biegunem zródla zasilania s + U , a kolektory odpowiednio z bazami tranzystorów NPN, T^ i Tp, pary przelaczajacej, polaczonymi drugostronnie ze zródlem napiecia polaryzujacego U kazda poprzez rezystor odpowiednio R^ 1 Rp. Emiter pierwszego tranzystora T- pary przelaczajacej jest polaczo¬ ny z masa ukladu o potencjale zerowym poprzez obciazenie, zobrazowane na schemacie za pomoca rezystora RQ, emiter zas drugiego tranzystora T2 pary przelaczajacej Jest pola¬ czony bezposrednio z masa ukladu. Emitery tranzystorów T,. i T2 pary przelaczajacej sa, poprzez przelaczane zródlo pradowe J^, polaczone z ujemnym biegunem zródla zasilania-U .Uklad wedlug wynalazku dziala jak nastepuje. Prad zródla pradowego J^ Jest wlaczany do obciazenia RQ gdy przewodzi tranzystor T^, gdy zas przewodzi tranzystor T2 prad zródla T^jest odprowadzony do masy ukladu. Stan przewodzenia tranzystora T1 jest powodowany spadkiem napiecia na rezystorze R. wywolanym przeplywem pradu przez tran¬ zystor T,t wysterowanym niskim stanem logicznym wyjscia B przerzutnika P# Drugie wyj¬ scie Q przerzutnika P wysokim stanem logicznym blokuje w tym czasie przeplyw pradu przez tranzystor T^ i T2. Zmiana stanu przerzutnika P powoduje w znany sposób przela¬ czenie zródla J^ na mase ukladu.Czas przelaczania zródla pradowego J^ Jest krótki i zalezy glównie od paramet¬ rów impulsowych tranzystorów klucza oraz parametrów przerzutnika P. Predkosc przelacza¬ nia jest bliska maksymalnie mozliwej, gdyz obie pary tranzystorów pracuja róznicowo bez nasycen i zmiany napiecia ich emiterów. Do dalszych zalet ukladu wedlug wynalazku na¬ lezy jego prostota. Zródlo pradu sterujacego Ro polaczonego z emiterami tranzystorów s T, i T^ pary sterujacej i zródla napiecia zasilajacego, zas do polaryzacji wspólnego punktu rezystorów R| i R2 w bazach tranzystorów T^ i T2 pary przelaczajacej stosuje sie, jedyne w ukladzie, zródlo napiecia polaryzujacego U .148 051 3 Zastrzezenia patentowe 1. Uklad klucza pradowego o duzej predkosci dzialania, zwlaszcza do przetworni¬ ków cyfrowo-analogowych i analogowo-cyfrowych, w którym róznicowa para tranzystorów przelaczajacych polaczona Jest emiterami z przelaczanym zródlem pradowym i sterowana przez druga, przeciwstawna do niej pare tranzystorów sterujacych, sterowanych ukladem sterujacym o wyjsciach symetrycznych, znamienny tym, ze bazy róznicowej pary tranzystorów sterujacych (T^, T^) klucza pradowego sa polaczone bezposrednio z wyj¬ sciami o przeciwnych fazach ukladu sterujacego kluczem, a emitery tej pary tranzystorów (T,, Ti) sa polaczone, poprzez wspólny rezystor (Ra), ze zródlem zasilania (+U2). 2.. Uklad wedlug zastrz.1, znamienny tym, ze bazy róznicowej pary tranzystorów sterujacych (T,, T^) sa polaczone z wyjsciami ukladu sterujacego za pos¬ rednictwem dzielników napiecia, 3. Uklad wedlug zastrz. 1 albo 2, znamienny tym, ze uklad sterujacy kluczem stanowi przerzutnik (P). i PLThe subject of the invention is a high-speed current key circuit, especially for digital-to-analog and analog-to-digital converters. High-speed current key circuits based on a differential or double-differential set of switching transistors are known. For example, such a current key system with the on and off time of the current source in the order of tens of nanoseconds is known from the article, I.A. Schoeff: "Standard bipolar process yields 12 bit monotone to converter", Electronics, 1979.12.05, pp.154, Figs. 1 and 3. In this system, a differential pair of switching transistors is connected by emitters with switched current source and controlled by the other a pair of control transistors opposite to it, connected by emitters to an additional source of control current, and by collectors to the appropriate bases of the switching transistors. The bases of the transistors of the connecting pair are connected through resistors of equal resistance with the source of the biasing voltage, of a value appropriate to obtain the conduction state of one and the non-conduction state of the other of the transistors of the pair, under the influence of the state of imbalance in the control pair, forced by the output signals of the system connected to one of the transistor bases of the control pair, while the other is connected to a further source of bias voltage. The disadvantage of this known circuit is suboptimal switching conditions, because the necessary change of the emitter potential of the used transistors extends the time of switching the current, and the changed potential emitters of the control pair transistors prevents the direct use of this pair to obtain the same value of the control current in both states of the key, so that the control current must be produced by an active control source-2 148 051 connected to the emitters of the control pair. A further disadvantage of the known circuit is the necessity to use two separate polarizing voltages. The aim of the invention is to eliminate the above-mentioned disadvantages, and the technical task leading to this goal is to develop a high-speed current key circuit, especially for digital-to-analog and analog-to-digital converters, which simplifies the construction with a simultaneous increase in operating speed by optimizing the switching function of the key. The invention consists in the fact that the differential base of a pair of control transistors of the current key is connected directly to the outputs of the opposite phases of the key control circuit, and the emitters of this pair of transistors are connected jointly, through a resistor, to the positive pole of the supply voltage source. According to the invention, the differential base pair of the current-key control transistors are connected to the key-control circuit via a matching divider. The system according to the invention makes it possible to increase the speed of operation of the key by avoiding the need to change the emitter potential of the control pair transistors and obtaining a double-speed forced on its output. In addition, the system according to the invention is simplified in relation to known solutions of this type, while avoiding the use of the biasing system of the base of one of the transistors of the control pair, no need for an active current source to generate the control current due to the constant voltage on the emitters of the control transistors in both static states key work. A further advantage of the circuit is the ability to easily change the phase of the signal in the load with respect to the control signal by changing the connection of the inputs, which is important in the case of making the key in the form of an integrated circuit. The subject of the invention in the example of the embodiment is shown in the drawing showing a schematic diagram. a circuit of a current switch according to the invention. The input flip-flop P is connected with the output Q and 5 to the bases of the PNP, T, and T ^ transistors of the control pair, whose emitters are connected through the resistor R to the positive pole of the power source s + U, and the collectors to the bases of NPN transistors, T ^, respectively. and Tp, the switching pair, connected at the back to the source of the biasing voltage U, each through a resistor R ^ 1 Rp, respectively. The emitter of the first transistor T of the switching pair is connected to the ground of the circuit with zero potential through the load, represented in the diagram by the resistor RQ, and the emitter of the second transistor T2 of the switching pair is connected directly to the ground of the circuit. Transistor emitters T ,. and T2 of the switching pair are, through the switched current source J1, connected to the negative pole of the power source U. The system according to the invention operates as follows. The current of the current source J1 is switched to the load RQ when the transistor T4 conducts, and when the transistor T2 conducts, the current of the source T1 is discharged to the ground of the system. The conduction state of the transistor T1 is caused by the voltage drop on the resistor R. caused by the flow of current through the transistor T, t controlled by a low logical state of the output B of the flip-flop P # The second output Q of the flip-flop P with a high logical state blocks the current flow through the transistor T at this time ^ and T2. Changing the state of the trigger P results in a known manner switching the source J to the mass of the circuit. The switching time of the current source J is short and depends mainly on the impulse parameters of the key transistors and the parameters of the trigger P. The switching speed is close to the maximum possible, because both pairs of transistors work differently without saturation and without changing the voltage of their emitters. Another advantage of the system according to the invention is its simplicity. The source of the control current Ro connected with the emitters of the transistors are T, i T ^ of the control pair and the supply voltage source, and to the bias of the common point of the resistors R | and R2 in the bases of the transistors T ^ and T2 of the switching pair, the only source of the biasing voltage U. 148 051 3 is used in the system. Patent Claims 1. High-speed current key circuit, especially for digital-to-analog and analog-to-digital converters , in which a differential pair of switching transistors is connected by emitters with a switched current source and controlled by a second, opposite pair of control transistors, controlled by a control circuit with symmetrical outputs, characterized by the fact that the differential base of the pair of control transistors (T ^, T ^) current are connected directly to the outputs of the opposite phases of the control circuit with a key, and the emitters of this pair of transistors (T i Ti) are connected, through a common resistor (Ra), to the power source (+ U2). 2. A circuit according to claim 1, characterized in that the differential base of a pair of control transistors (T "T") is connected to the outputs of the control circuit via voltage dividers. The method of claim 1 or 2, characterized in that the key control is a flip-flop (P). and PL