Przedmiotem wynalazku jest uklad inicjowania pracy systemu komputerowego dzialajacego przy zanikach napiecia przeznaczony zwlaszcza do stosowania w systemach sterowania procesami przemyslowymi pracujacych w czasie rzeczywistym.W wielu systemach sterowania programowego istnieje koniecznosc kontynuowania pracy systemu po zaniku lub chwilowym obnizeniu wartosci amplitudy napiecia zasilajacego. W tym celu stosuje sie zasilanie z akumulatorówladowanych buforowo lub zasilanie czesci systemów ze zródel chemicznych o duzej pojemnosci. Stosowanejest równiez zasilanie czesci systemu z kondensatora, o duzej pojemnosci i diody blokujacej podtrzymujacych zasilanie przy krótkotrwalych zanikach napiecia. W innych znanych ukladach stosuje sie przepisywanie aktualnego stanu systemu do pamieci dodatkowej niewrazliwej na zaniki napiecia sieciowego.Znana jest z polskiego opisu patentowego Nr 98 566 pamiec dla ukladów elektronicznych dzialajaca przy zaniku napiecia zasilajacego. W ukladzie tym aktualny stan chronionych przerzut- nikówjest przepisywany przy zaniku napiecia zasilajacego do bistabilnych przekaznikówkontrak- tronowych zachowujacych stan zestyków po zaniku napiecia zasilania.W nowoczesnych rozwiazaniach systemów sterowania a zwlaszcza w systemach mikrokompu¬ terowych stosuje sie róznego rodzaju pamieci nieulotne w tym pamieci magnetyczne i pamieci elektrycznie programowane. W takich rozwiazaniach czesto koniecznym jest odróznienie czyn¬ nosci wlaczenia systemu od powrotu sieciowego napiecia zasilajacego po jego uprzednim zaniku i w tym celu stosuje sie dodatkowe przyciski umozliwiajace wyzerowanie systemu po jego wlaczeniu.W znanych systemach mikrokomputerowych przyciski sluza najczesciej do uaktywniania odpo¬ wiedniej linii portu wyjsciowego co wymaga dodatkowego zlozonego ukladu komplikujacego obsluge systemu.Istota rozwiazania wedlug wynalazku polega na tym, ze zestyk rozwierny przycisku bistabil- nego zalaczajacego zestykiem zwiernym sieciowe napiecie zasilajacejest polaczony zjedna okladka kondensatora i przez rezystor z dodatnim biegunem zródla rezerwowego oraz przez inwerter z wejsciem ustawiajacym przerzutnika. Wejscie informacyjne i zerujace przerzutnika sa polaczone z masa natomiast wyjscie odwracajace bezposrednio lub przez wzmacniacz jest polaczone linia2 145 175 zadania przerwania z systemu komputerowego. Ponadto komputer jest polaczony linia potwier¬ dzenia przyjecia przerwania z wejsciem zegarowym przerzutnika.Rozwiazanie wedlug wynalazku eliminuje potrzebe stosowania dodatkowych przycisków i portów wejsciowych systemu mikrokomputerowego. Zmniejsza ilosc koniecznych elementów oraz upraszcza obsluge.Przedmiot wynalazku jest przedstawiony w przykladzie wykonania na rysunku bedacym schematem blokowym ukladu.W ukladzie tym inwerter N i przerzutnik P sa elementami typu CMOS o niewielkim poborze mocy zasilanymi z rezerwowego zródla VR. Zestyk rozwierny przycisku bistabilnego Pb zalaczaja¬ cego zestykiem zwiernym sieciowe napiecie zasilajace jest polaczony zjedna okladka kondensatora C, którego druga okladka jest polaczona z masa ukladu oraz przez inwerter N z wejsciem ustawiajacym S przerzutnikaP.Wejscie informacyjne D i zerujace Ci przerzutnikaP sa polaczone z masa ukladu. Wyjscie odwracajace Q bezposrednio lub przez wzmacniacz W i linie zadania przerwania LI jest polaczone z systemem komputerowym K. Ponadto system komputerowy jest polaczony linia potwierdzenia przyjecia przerwania L2 z wejsciem zegarowym Cp przerzutnika P.Po wlaczeniu sieciowego napiecia zasilajacego i rozwarciu zestyków rozwiernych przelacznika bistabilnego Pb nastepuje wymuszenie stanu zera logicznego na wejsciu inwertera N a nastepnie jedynki logicznej na wejsciu ustawiajacym S przerzutnika P. Powoduje to ustawienie jego wyjscia odwracajacego Q i poprzez wzmacniacz W linii zadania przerwania LI w aktywny stan zera logicznego. Stan ten trwa do ehwilii wygenerowania przez komputer impulsowego sygnalu zera logicznego w linii L2 sygnalizujacego potwierdzenie przyjecia przerwania. Dodatnie zbocze tego sygnalu podanego na wejscie zegarowe Cp przerzutnika P wymusza stan nieaktywnej jedynki logicznej na wyjsciu odwracajacym Q i linii zadania przerwania LI. Zmiana stanu przerzutnika P jest mozliwa dzieki dobraniu takiej stalej czasowej obwodu RC, aby przed pojawieniem sie aktywnego stanu zera logicznego na wejsciu zegarowym Cp zniknela aktywna jedynka logiczna na wejsciu ustawiajacym S przerzutnika P. Przy zaniku sieciowego napiecia zasilajacego i nastepnie jego powrocie zestyk rozwierny przelacznika bistabilnego Pb jest nadal rozwarty, pozostawiajac wyjscie odwracajace Q przerzutnikaP i linie zadania przerwaniaLI w stanie nieaktywnym. W tym ostatnim przypadku komputer K nie otrzymuje sygnalu zadania przerwania z liniiLI a tym samym moze odróznic on stan wlaczenia przez uzytkownika od stanu po powrocie zasilania sieciowego.Zastrzezenie patentowe Uklad inicjowania pracy systemu komputerowego,dzialajacego przy zanikach napiecia zasila¬ jacego, zasilany ze zródla rezerwowego, znamienny tym, ze zestyk rozwierny przycisku bistabilnego (Pb) zalaczajacego zestykiem zwiernym sieciowe napiecie zasilajace jest polaczony z kondensato¬ rem (C), przez rezystor (R) z dodatnim biegunem zródlem rezerwowego (VR) oraz przez inwerter (N) z wejsciem ustawiajacym (S) przerzutnika (P), którego wejscia informacyjne (D) i zerujace (Ci) sa polaczone z masa ukladu, natomiast wyjscie odwracajace (Q) bezposrednio lub przez wzmac¬ niacz (W) jest polaczone linia zadania przerwania (LI) z systemem komputerowym (K), który jest ponadto polaczony linia potwierdzenia przyjecia przerwania (L2) z wejsciem zegarowym (Cp) przerzutnika (P).14S1W o o siec PL