Przedmiotem wynalazku jest uklad podstawy czasu wyswietlacza osnowy obrazu telewizyj¬ nego, który przedstawia sygnaly alfanumeryczne i obrazy graficzne w oparciu o analizowanie obrazu stosowane w technice telewizyjnej. W tym celu jest konieczne wytworzenie w ukladzie podstawy czasu wyswietlacza osnowy obrazu telewizyjnego impulsów do synchronizacji linii i pola, impulsów wygaszania linii i pola, przy czym uklad podstawy czasu musi wytwarzac adresy pamieci odczytu adresów z pamieci stosowanej przy zapisie.Dotychczas dla ukladów podstawy czasu byly stosowane albo ciagle uklady scalone (liczniki, dekodery, przerzutniki i inne) albo uklady scalone o wysokim stopniu integracji - tak zwane urzadzenia sterujace podstawa czasu osnowy obrazu telewizyjnego. Stosowanie znanych ukladów scalonych jest wymagajace i niekorzystne w zwiazku z liczba elementów konstrukcyjnych dlatego, ze ustalenie czasu impulsów synchronizacji i wygaszania jest okreslone przez uklady logiczne i nie jest mozliwa jego zmiana w prosty sposób za pomoca programu maszyny matematycznej, gdy bedzie wymagana zmiana polozenia obrazu lub jego wielkosci na ekranie obrazowym monitora lub odbiornika telelwizyjnego. Wykorzystnie ukladów sterujacychjest wtedy nikorzystne dlatego, ze lacza one funkcje podstawy czasu jak równiez funkcje wytwarzania adresów z pamieci wyswiet¬ lacza osnowy obrazu telewizyjnego. Te dwie funkcje nie sa calkowicie uniwersalne i dlatego jest konieczne podleganie calkowitej funkcji urzadzenia sterujacego. Dla przykladu znane urzadzenie sterujace 8 275 firmy INTEL jest przystosowane tylko do przedstawiania alfanumerycznego lub pólgraficznego oraz niejest mozliwa przy jego pomocy realizacja graficznego wyswietlania osnowy obrazu telewizyjnego. W przeciwienstwie do tego urzadzenie sterujace MOTOROLA 6 845 jest przystosowane do alfanumerycznego, pólgraficznego, jak równiez graficznego wyswietlania obrazu telewizyjnego, wymaga ono jednak zastosowania wielu dodatkowych obwodów do realiza¬ cji wejscia dla pamieci znaków albo grafiki. Ponadto urzadzenia sterujace wyswietlaniem osnów obrazu telewizyjnego sa bardzo skomplikowane i drogie i ich wytworzenie oplaca sie dopiero przy produkcji serii wielu dziesiatek tysiecy sztuk.Opisane wady beda usuniete dzieki ukladowi podstawy czasu wedlug wynalazku. Uklad sklada sie z trzech zacisków wejsciowch, dwóch obwodów typu 8253 z trzema licznikami i szescioma zaciskami wyjsciowymi. Pierwszy wielokrotny zacisk wejsciowy jest polaczony z wejsciem wielokrotnym pierwszego obwodu i równiez z wejsciem wielokrotnym drugiego obwodu.2 144 971 Drugi zacisk wejsciowyjest polaczony z drugim wejsciem pierwszego licznika pierwszego obwodu i równiez z drugim wejsciem pierwszego licznika drugiego obwodu. Trzeci zacisk wejsciowy jest polaczony z pierwszym wejsciem pierwszego licznika pierwszego obwodu i równiez z pierwszym wejsciem drugiego licznika pierwszego obwodu i z pierwszym wejsciem trzeciego licznika pier¬ wszego obwodu. Wyjscie pierwszego licznika pierwszego obwodu jest polaczone z drugim wejsciem drugiego licznika pierwszego obwodu i równiez z drugim wejsciem trzeciego licznika pierwszgo obwodu. Wejscie drugiego licznika pierwszego obwodu jest polaczone z trzecim zaciskiem wyjs¬ ciowym i równiez z pierwszym wejsciem pierwszego licznika drugiego obwodu, z pierwszym wejsciem licznika drugiego obwodu i z pierwszym wejsciem trzeciego licznika drugiego obwodu.Wyjscie pierwszego licznika drugiego obwodu jest polaczone z drugim wejsciem drugiego licznika obwodu i równiez z drugim wejsciem drugiego licznika drugiego obwodu i równiez z drugim wejsciem trzeciego licznika drugiego obwodu. Wyjscie trzeciego licznika pierwszego obwodu jest polaczone z piatym zaciskiem wyjsciowym. Wyjscie drugiego licznika drugiego obwodu jest polaczone z czwartym zaciskiem wyjsciowym. Wyjscie trzeciego licznika drugiego obwodu jest polaczone z szóstym zaciskiem wyjsciowym. Dwukierunkowe wyjscie wielokrotne pierwszego obwodu jest polaczone z pierwszym dwukierunkowym, wielokrotnym zaciskiem wyjsciowym i dwukierunkowe wyjscie wielokrotne drugiego obwodu jest polaczone z drugim dwukierunkowym zaciskiem wielokrotnym wyjsciowym.Uklad podstawy czasu wyswietlacza osnowy obrazu telewizyjnego wykorzystuje ciagle obwody typu 8 253; chodzi tu o potrójne liczniki i zegary, które sa umieszczone w jednej obudowie wyposazonej w 24 wyprowadzenia. Sa one wytwarzane seryjnie (w ZSRR dla panstwa RWPG pod oznaczeniem KP 580 VI53), sa tanie i dostepne. Ich warunki funkcjonalne i paramery podane przez wytwórce nie beda przekroczone w tym ukladzie w zadnym przypadku. Caly uklad jest bardzo prosty i umozliwia zmiane w programowany sposób wszystkich parametrów czasowych polozenia zwiazanych z impulsami synchronizacji i wygaszania. Dlatego jest mozliwa zmiana polozenia obrazu na ekranie obrazowym urzadzenia odtwarzajacego, liczbe przedstawionych punktów w linii, a takze liczby przedstawionych linii. Ukladjest stosowany nie tylko do odtwarzania alfanume¬ rycznego lecz równiez graficzngo.Przedmiot wynalazkujest przedstawiony w przykladzie wykonania na rysunku, na którym jest przedstawiony uklad podstawy czasu wyswietlacza osnowy obrazu telewizyjnego w schemacie blokowym.Uklad sklada sie z pierwszego obwodu 1 typu 8 253 z pierwszym licznikiem 11, drugim licznikiem 12 i trzecim licznikiem 13, z drugiego obwodu 2 typu 8 253 z pierwszym licznikiem 21, drugim licznikiem 22 i trzecim licznikiem 23, z pierwszego wielokrotnego zacisku wejsciowego 3 dla doprowadzania sygnalów sterujacych oznaczony przez A0, Al, RD, WR i CS, z drugiego zacisku wejsciwego 4 dla doprowadzenia sygnalu o wartosci logicznej " 1", z trzeciego zacisku wejsciowego 5 dla doprowadzania sygnalu taktujacego, z pierwszego dwukierunkowego, wielokrotnego zacisku wyjsciowego 62 dla dwukierunkowych sygnalów danych D0 do D7 w przynaleznych licznikach i adresów z przynaleznych liczników, z trzeciego zacisku wyjsciowego 71 synchronizacji HS linii, z czwartego zacisku wyjsciowego 72 synchronizacji VS linii, z piatego zacisku wyjsciowego 81 dla impulsu wygaszania HB linii i z szóstego zacisku wyjsciowego 82 dla impulsu wygaszania VB pola.Pierwsze wyjscia 111, 121, 131, 211, 221, 231 CKn (n = 0,1,2) kazdego licznika sa ustalone dla wejscia taktujacego, drugie wejscia 112,122,132,212,222,232 Gn kazdego licznika sa ustalone dla blokowania i wyzwalania liczników a wyjscia 113,123,133, 213, 223,233 On kazdego licznika sa ustalone dla wyjscia z liczników.Pierwszy wielokrotny, zacisk wejsciowy 3 jest polaczony z wielokrotnym wejsciem 10 pier¬ wszego obwodu 1 i równiez z wielokrotnym wejsciem 20 drugiego obwodu 2. Drugi zacisk wejsciowy 4 jest polaczony z drugim wejsciem 112 pierwszego licznika 11 pierwszego obwodu 1 i równiez z drugim wejsciem 212 pierwszego licznika 21 drugiego obwodu 2. Trzecizacisk wejsciowy 5 jest polaczony z pierwszym wejsciem 111 pierwszego licznika 11 pierwszego obwodu 1 i równiez z pierwszym wejsciem 121 drugiego licznika 12 pierwszego obwodu 1 i z pierwszym wejsciem 131 trzeciego licznika 13 pierwszego obwodu 1. Wyjscie 113 pierwszego licznika 11 pierwszego obwodu 1 jest polaczone z drugim wejsciem 122 drugiego licznika 12 pierwszego obwodu 1 i równiez z144 971 3 drugim wejsciem 132 trzeciego licznika 13 pierwszego obwodu 1. Wyjscie 123 drugiego licznika 12 pierwszego obwodu 1 jest polaczone z trzecim zaciskiem wyjsciowym 71 i równiez z pierwszym wejsciem 211 pierwszego licznika 21 drugiego obwodu 2, z pierwszym wejsciem 221 drugiego licznika 22 drugiego obwodu 2 i z pierwszym wejsciem 231 trzciego licznika 23 drugiego obwodu 2.Wyjscie 213 pierwszego licznika 21 drugiego obwodu 2 jest polaczone z drugim wejsciem 222 drugiego licznika 22 drugiego obwodu 2 i równiez z drugim wejsciem 232 trzeciego licznika 23 drugiego obwodu 2. Wyjscie 133 trzeciego licznika 13 pierwszego obwodu 1 jest polaczone zpiatym zaciskiem wyjsciowym 81. Wyjscie 223 drugiego licznika 22 drugiego obwodu 2 jest polaczone z czwartym zaciskiem wyjsciowym 72. Wyjscie 233 trzeciego licznika 23 drugiego obwodu 2 jest polaczone z szóstym zaciskiem wyjsciowym 82. Dwukierunkowe, wielokrotne wyjscie 106 pier¬ wszego obwodu 1 jest polaczone z pierwszym dwukierunkowym, wielokrotnym zaciskiem wyjs¬ ciowym 61 i dwukierunkowe, wielokrotne wyjscie 200 drugiego obwodu 2 jest polaczone z drugim dwukierunkowym, wielokrotnym zaciskiem wyjsciowym 62.Do pierwszego wejscia synchronizacji 111CK0 pierwszego licznika 11 pierwszego obwodu 1 i równiez do pierwszego wejscia synchronizacji 121CK1 drugiego licznika 12 pierwszego obwodu 1 i pierwszego wejscia synchronizacji 131 CK2 trzeciego licznika 13 pierwszego obwodu 1 sa dopro¬ wadzone impulsy synchronizujace o znanej czestotliwosci. Czestotliwosc impulsów synchronizuja¬ cych okresla podstawowy impuls podstawy czasu. W tym konkretnym przypadku czestotliwosc synchronizacji odpowiada okresowi jednej mikrosekundy.Do drugiego wejscia blokowania 112 G0 pierwszego licznika 11 pierwszego obwodu 1 jest doprowadzony sygnal, który ma wartosc logiczna "1" w sposób ciagly. Przez to jest zapewnione zezwolenie na zliczanie pierwszego licznika 11 pierwszego obwodu 1, który dziala w stanie pracy 2.(Pojedyncze liczniki moga byc zaprogramowane w ten sposób, ze dzialaja w jednym z szesciu stanów pracy). Pierwszy licznik 11 pierwszego obwodu 1 jest w ten sposób zaprogramowany, zeby wejsciowa czestotliwosc synchronizacji dzielic przez liczbe N. Ta liczba N jest tak dobrana, ze wynik dzielonej czestotliwosci zgadza sie z czestotliwoscia odchylania linii stosowanego urzadze¬ nia odtwarzajacego. W tym konkretnymprzypadku N = 64, okres wynosi wiec 64 mikrosekund,co jest okresem czestotliwosci odchylania linii odbiornika telewizyjnego lub ukladu odtwarzajacego osnowe obrazu telewizyjnego. Z wyjscia 113 00 pierwszego licznika 11 pierwszego obwodu 1 zostaja wytworzone impulsy, których szerokosc jest równa okresowi wejsciowych impulsów syn¬ chronizujacych -1/is-i równiez N-krotnie wiekszemu okresowi -64//s. Wyjscie 113 00 pierwszego licznika 11 pierwszego obwodu 1 jest polaczone z drugim wejsciem blokowania 122 Gl drugiego licznika 12 pierwszego obwodu 1 i równiez z drugim wejsciem blokowania 132 G2 trzeciego licznika 13 pierwszego obwodu 11. Drugi licznik 12 pierwszego obwodu 1 pracuje w opisanym stanie pracy 5 i zostal w ten sposób zaprogramowany, zeby na poczatku przy pomocy drugiego wejscia 122 Gl drugiego licznika 12 pierwszego obwodu 1 podawal impuls o czestotliwosci wejsciowej po uplywie M okresów.Liczba M jest tak dobrana, zeby okreslac prawidlowe polozenie impulsu synchroniza¬ cji linii dla ukladu odtwarzajacego. W tym konkretnym przypadku jest korzystne dla odbiornika telewizyjnego zastosowanie M = 47 albo wytwarzanie impulsu synchronizacji linii w czasie 47//s od poczatku okresu trwajacego 64 fjs. Wyjscie 123 drugiego licznika 12 pierwszego obwodu 1 wytwarza w ten sposób impuls poczatkujacy dla np. przerzutnika monostabilnego, którywytwarza impuls synchronizacji linii o zadanej szerokosci. Przez zmiane liczby M przy programowaniu obwodu jest mozliwa zmiana w kierunku poziomym polozenia obrazu na ekranie obrazowym urzadzenia odtwarzajacego.Trzecilicznik 13 pierwszego obwodu 1 dziala w stanie pracy 1 i jest w ten sposób zaprogramo¬ wany, zeby na wyjsciu 133 02 trzeciego licznika 13 pierwszego obwodu 1 podawac ujemny impuls o dlugosci równej okresowi Q impulsu wejsciowego. Liczba Q jest tak dobrana, zeby czas odtwarza¬ nia odpowiadal jednej linii osnowy obrazu telewizyjnego. Czas, w którym wyjscie 133 trzeciego licznika 13 pierwszego obwodu 1 dostarcza sygnal o wartosci logicznej "1", jest wtedy czasem trwania promienia wygaszania urzadzenia odtwarzajacego w kierunku linii albo wygaszania HB linii. W tym konkretnymprzypadku jest korzystne dla odbioru telewizyjnego zastosowanie Q = 40, wtedy rysunek trwa 40 ^rsa wygaszanie 24 //s.Wyjscie 123 drugiego licznika 12 pierwszego obwodu 1 jest doprowadzone do pierwszego wejscia synchronizacji 211CK0 pierwszego licznika 21 drugiego obwodu 2 i równiez do pierwszego4 144 971 wejscia synchronizacji 221CK1 drugiego licznika 22 drugiego obwodu 2jak równiez do pierwszego wejscia synchronizacji 231 CK2 trzeciego licznika 23 drugiego obwodu 2. Czesciowa czestotliwosc synchronizacji wszystkich trzech liczników 21,22,23 drugiego obwodu 2 jest w ten sposób równa czestotliwosci odchylania linii urzadzenia odtwarzajacego i drugi obwód 2 realizuje w ten sposób funkcje podstawy czasu dla odchylania pola. Drugie wejscie blokowania 212 G0 pierwszego licznika 21 drugiego obwodu 2 odbiera sygnal ciagle o wartosci logicznej "1". Przez to jest zapewnione zezwolenie zliczania dla pierwszego licznika 21 drugiego obwodu 2; pracuje on w stanie pracy 2 i jest w ten sposób zaprogramowany, zeby dzielic przez liczbe L. Liczba L jest równa wartosci czesciowej czestotliwosci odchylania linii i pola W tym konkretnymprzypadku L = 32, co jest juz korzystna liczba linii telewizyjnych w pojedynczym obrazie telewizyjnym.Wyjscie 213O0 pierwszego licznika 21 drugiego obwodu 2 jest polaczone z drugim wejsciem blokowania 222 Gl drugiego licznika 22 drugiego obwodu 2 i równiez z drugim wejsciem blokowa¬ nia 232 G2 trzeciego licznika 23 drugiego obwodu 2. Drugi licznik 22 drugiego obwodu 2 pracuje w stanie pracy 5 i jest w taki sposób zaprogramowany, zeby na poczatku przy pomocy drugiego wejscia 222 G1 drugiego licznika 22 drugiego obwodu 2 podac na wyjeciu 223 01 drugiego licznika 22 drugiego obwodu 2 impuls po K okresach jego wejsciowej czestotliwosci synchronizacji. Liczba K jest tak dobrana, zeby okreslac prawidlowe polozenie impulsu synchronizacji pola dla urzadze¬ nia odtwarzajacego. W tym konkretnym przypadku K = 260 albo zostaje wytworzony impuls synchronizacji pola wedlug 260x64//s, a wiec po 16,6 ms od poczatku okresu wytworzonego przez pierwszy licznik 21 drugiego obwodu 2. Wyjscie 223 drugiego licznika 22 drugiego obwodu 2 dostarcza w ten sposób impuls potrzebny dla poczatku pracy np. przerzutnika monostabilnego, który to impuls daje impuls synchronizacji pola o wlasciwej szerokosci. Przez zmiane liczby K przy programowaniu obwodu jest mozliwa zmiana w kierunku pionowym polozenia obrazu na ekranie obrazowym urzadzenia odtwarzajacego.Trzecilicznik 23 drugiego obwodu 2 dziala w stanie pracy 2 i jest w ten sposób zaprogramo¬ wany, zeby na wyjsciu 223 02 trzeciego licznika 23 drugiego obwodu 2 wytworzyc ujemny impuls o dlugosci okresu Pjego impulsu wejsciowego. Liczba Pjest tak dobrana, zeby odpowiadala czasowi odtwarzania w ramach jednego obrazu. Czas, w którym wyjscie 233 trzeciego licznika 23 drugiego obwodu 2 dostarcza sygnal o wartosci logicznej "1", jest wtedy czasem trwania wygaszania promienia urzadzenia odtwarzajacego w kierunku pionowym albo impulsu wygaszania VB pola.W tym konkretnym przypadku P = 240, co znaczy, ze zostana narysowane 240 linie obrazu telewizyjnego a pozostale 72 wygaszone.Wytwarzanie impulsów wygaszania i synchronizacji daje tylko czesc potrzebnych funkcji podstawy czasu wyswietlania osnowy obrazu telewizyjnego. Podstawa czasu daje czas swiecenia promienia urzadzenia odtwarzajacego dlugo nastepujacych po sobie adresów pamieci RAM albo równiez PROM, w których sa pamietane alfanumeryczne lub graficzne dane obrazowe. Odczytane z pamieci dane beda nastepnie doprowadzone do rejestru przesuwajacego dane szeregowe, przy pomocy których bedzie sterowane swiecenie promienia a przez to przedstawianie informacji. Inna czesc funkcji ukladu wedlug wynalazu polega równiez na tym, zeby wytwarzac adresy linii i pola dla pamieci wyswietlacza osnowy obrazu telewizyjnego. Oba obwody 1, 2 beda zawsze zaprogramo¬ wane po wlaczeniu do pracy we wszystkich trzech przytoczonych stanach pracy i liczby N, M, Q, L, K i P beda zapisane we wszystkich licznikach 11, 12, 13, 21, 22, 23. Do programowania beda zastosowane sygnaly sterujace A0, Al, RD, WR i CS oraz sygnaly danych D0 do D7 zgodnie z pozostalymi regulami dla obwodów typu 8 253. Dla wytwarzania adresów bedzie wtedy uzyty sposób wedlug tego wynalazku. Przy odtwarzaniu sygnaly sterujace A0 i Al beda doprowadzane do stanu, który odpowiada adresowaniu tego licznika, który bedzie wytwarzal adresy.Taknp. dla stanówA0 = 0 i Al = 0 adresy beda wytwarzane przez pierwszy licznik 11 pierwszego obwodu 1 i pierwszy licznik 21 drugiego obwodu 2. Jest jednakze równiez mozliwe doprowadzenie sygnalów A0 i Al do pierwszego obwodu 1 w stanie A0 i Al = 0 oraz A0 do drugiego obwodu 2 w stanie A0= 1 i Al = 1. Wtedy adresy beda wytwarzane przez drugi licznik 12 pierwszego obwodu 1 i trzeci licznik 23 drugiego obwodu 2.Stosownie do potrzeb dla wytworzenia adresów jest mozliwe uzycie róznych kombinacji jednego z liczników 11, 12, 13 pierwszego obwodu 1 i jednego z liczników 21, 22, 23, drugiego obwodu 2. Dalej przy wytwarzaniu adresów pamieci przez wielokrotne wejscie 10 CS pierwszego obwodu 1 i w tym pierwszym obwodzie 1 i przez wielokrotne wejscie 20 CS drugiego obwodu 2 w144 971 5 tym drugim obwodzie bedzie doprowadzony sygnal o wartosci logicznej "0" i przez wielokrotne wejscie 10 RD pierwszego obwodu 1 do tego pierwszgo obwodu 1 i przez wielokrotne wejscie 20 RD drugiego obwodu do tego drugiego obwodu bedzie doprowadzony z wybranych liczników 11,12, 13 pierwszego obwodu 1 i 21, 22, 23 drugiego obwodu impuls do odczytu pamieci adresowej.W ukladzie podstawy czasu wyswietlacza osnowy obrazu telewizyjnego wedlug wynalazkujest mozliwe dolaczenie z korzyscia dowolnych sygnalów danych obu obwodów 1, 2 do sygnalów adresowych maszyny liczacej. Wtedy jest mozliwe programowanie obu obwodów 1 i 2 typu 8 253 przez sygnaly adresowe tak, ze przy wytwarzaniu zapamietanych adresów beda one wytwarzane juz bezposrednio jako adresy pamieci, a mianowicie bez zastosowania obwodów wielokrotnych i dalszych obwodów logicznych.Zastrzezenie patentowe Uklad podstawy czasu wyswietlacza osnowy obrazu telewizyjnego, skladajacy sie z pierwszego wielokrotnego zacisku wejsciwego, z drugiego zacisku wejsciowego, z trzeciego zacisku wejscio¬ wego, z pierwszego obwodu z trzema licznikami i z szescioma zaciskami wyjsciowymi, z drugiego obwodu z trzema licznikami i z szescioma zaciskami wyjsciowymi, z pierwszego dwukierunkowego wielokrotnego zacisku wyjsciowego, z trzeciego zacisku wyjsciowego, z czwartego zacisku wyjs¬ ciowego, z piatego zacisku wyjsciowego i z szóstego zacisku wyjsciowego, znamienny tym, ze pierwszy wielokrotny zacisk wejsciowy (3) jest polaczony z wielokrotnym wejsciem (10) pierwszego obwodu z trzema licznikami (1) i równiez z wielokrotnym wejsciem (20) drugiego obwodu z trzema licznikami (2), drugi zacisk wejsciowy (4)jest polaczony z drugim wejsciem (112) pierwszgo licznika (11) pierwszego obwodu (1) i równiez z drugim wejsciem (212) pierwszego licznika (21) drugiego obwodu (2), trzeci zacisk wejsciowy (5) jest polaczony z pierwszym wejsciem (111) pierwszego licznika {11) pierwszego obwodu (1) i równiez z pierwszym wejsciem (121)drugiego licznika (12) pierwszego obwodu (1) i z pierwszym wejsciem (131) trzeciego lilcznika (13) pier¬ wszego obwodu (1), wyjscie (113) pierwszego licznika (11) pierwszego obwodu (1) jest polaczone z drugim wejsciem (122) drugiego licznika (12) pierwszego obwodu (1) i równiez z drugim wejsciem (132) trzeciego licznika (13) pierwszego obwodu (1), wyjscie (123) drugiego licznika (12) pierwszego obwodu (1) jest polaczone z trzecim zaciskiem wyjsciowym (71) i równiez z pierwszym wejsciem (211) pierwszego licznika (21) drugiego obwodu (2), z pierwszym wejsciem (221) drugiego licznika (22) drugiego obwodu (2) i z pierwszym wejsciem (231) trzeciego licznika (23) drugiego obwodu (2), wyjscie (213) pierwszego licznika (21) drugiego obwodu (2) jest polaczone z drugim wejsciem (222) drugiego licznika (22) drugiego obwodu (2) i równiez z drugim wejsciem (232) trzeciego licznika (23) drugiego obwodu (2), wyjscie (133) trzeciego licznika (13) pierwszego obwodu (1) jest polaczone z piatym zaciskiem wyjsciowym (81), wyjscie (223) drugiego licznika (22) drugiego obwodu (2) jest polaczone z czwartym zaciskiem wyjsciowym (72), wyjscie (233) trzeciego licznika (23) drugiego obwodu (2)jest polaczone z szóstym zaciskiem wyjsciowym (82), dwukierunkowe, wielokrotne wyjscie (100) pierwszego obwodu (1)jest polaczone z pierwszym dwukierunkowym, wielokrotnym zaciskiem wyjsciowym (61) i dwukierun¬ kowe, wielokrotne wyjscie (200) drugiego obwodu (2) jest polaczone z drugim dwukierunkowym, wielokrotnym zaciskiem wyjsciowym (62).144 971 3 5 4 p o o 71 61 A L 1 v 10 100 11 13 I 1? I ! ! 111 112 113 1121 122 1231131 132 133 I ir 20 200 21 22 i 23 l i 211 212 213 1221 222 2231231 232 233 i o 72 82 81 62 A Pracownia Poligraficzna UP PRL. Naklad 100 egz.Cena 220 zl PLThe present invention relates to a television image warp display time base system that represents alphanumeric signals and graphic images based on image analysis used in television technology. For this purpose, it is necessary to create line and field synchronization pulses, line and field blanking pulses, line and field blanking pulses in the timebase of the TV screen display, the timebase having to generate addresses of memory for reading addresses from the memory used for recording. either continuous integrated circuits (counters, decoders, flip-flops, etc.) or integrated circuits with a high degree of integration are used - the so-called TV screen time base control devices. The use of known integrated circuits is demanding and disadvantageous in connection with the number of components because the timing of the synchronization and blanking pulses is determined by logic and it is not possible to change it simply by means of a mathematical machine program, when a change in the position of the image or its size on the image screen of a monitor or TV set. The use of the control circuits is then unfavorable because they combine the functions of the time base as well as the functions of generating addresses from the memory of the TV screen display. These two functions are not completely universal and therefore it is necessary to be subject to the entire function of the control device. For example, the known INTEL control device 8 275 is only suitable for alphanumeric or semi-graphical representation, and it is not possible to use it to provide a graphical display of the TV image matrix. In contrast, the MOTOROLA 6 845 control device is capable of alphanumeric, semi-graphical as well as graphic display of a television image, but requires many additional circuits to provide an input for a character or graphic memory. Moreover, the devices controlling the display of television screens are very complicated and expensive and their production pays off only by the production of a series of many tens of thousands of pieces. The described disadvantages will be eliminated by the time base system according to the invention. The circuit consists of three input terminals, two 8253 type circuits with three counters and six output terminals. The first multiple input terminal is connected to the multiple input of the first circuit and also to the multiple input of the second circuit. 2 144 971 The second input terminal is connected to the second input of the first counter of the first circuit and also to the second input of the first counter of the second circuit. The third input terminal is connected to the first input of the first counter of the first circuit and also to the first input of the second counter of the first circuit and to the first input of the third counter of the first circuit. The output of the first counter of the first circuit is connected to the second input of the second counter of the first circuit and also to the second input of the third counter of the first circuit. The input of the second counter of the first circuit is connected to the third output terminal and also to the first input of the first counter of the second circuit, the first input of the second counter of the second circuit and the first input of the third counter of the second circuit. The output of the first counter of the second circuit is connected to the second input of the second counter of the circuit. and also the second input of the second counter of the second circuit and also the second input of the third counter of the second circuit. The output of the third counter of the first circuit is connected to the fifth output terminal. The output of the second counter of the second circuit is connected to the fourth output terminal. The output of the third counter of the second circuit is connected to the sixth output terminal. The bi-directional multiple output of the first circuit is coupled to the first bi-directional multiple output terminal and the bi-directional multiple output of the second circuit is coupled to a second bi-directional multi-output terminal. The TV matrix display time base circuit uses type 8 continuous circuits 253; it is about triple counters and clocks, which are placed in one housing with 24 leads. They are mass-produced (in the USSR for the Comecon state under the designation KP 580 VI53), they are cheap and available. Their functional conditions and parameters specified by the manufacturer will not be exceeded in this system in any case. The whole system is very simple and allows you to change in a programmed way all the time parameters of the position related to the synchronization and blanking pulses. Therefore, it is possible to change the position of the picture on the display screen of the reproduction apparatus, the number of points on a line and also the number of lines shown. The circuit is used not only for alphanumeric but also graphical reproduction. The subject of the invention is illustrated in the example embodiment in the drawing, which shows the timebase layout of the TV screen display in a block diagram. The circuit consists of a first circuit 1 of the type 8 253 with a first counter. 11, a second counter 12 and a third counter 13, from a second circuit 2 of the type 8 253 with a first counter 21, a second counter 22 and a third counter 23, from the first multiple input terminal 3 for supplying control signals denoted by A0, Al, RD, WR and CS, from the second input terminal 4 for supplying a logical value "1", from the third input terminal 5 for supplying a timing signal, from the first bi-directional multiple output terminal 62 for bi-directional data signals D0 to D7 in the associated counters and addresses from the associated counters , from the third output terminal 71 synch line HS ronization, from the fourth output terminal 72 for line sync VS, from the fifth output terminal 81 for the HB blanking pulse of the line, and from the sixth output terminal 82 for the field blanking pulse VB. First outputs 111, 121, 131, 211, 221, 231 CKn (n = 0,1,2) of each counter are fixed for the clock input, the second inputs 112,122,132,212,222,232 of each counter are fixed for blocking and triggering the counters and the outputs 113,123,133, 213, 223,233 On each counter are fixed for the output of the counters. 3 is connected to the multiple input 10 of the first circuit 1 and also to the multiple input 20 of the second circuit 2. The second input terminal 4 is connected to the second input 112 of the first counter 11 of the first circuit 1 and also to the second input 212 of the first counter 21 of the second circuit 2. The third input terminal 5 is connected to the first input 111 of the first counter 11 of the first circuit 1 and also to the first in the entry 121 of the second counter 12 of the first circuit 1 and the first input 131 of the third counter 13 of the first circuit 1. The output 113 of the first counter 11 of the first circuit 1 is connected to the second input 122 of the second counter 12 of the first circuit 1 and also to 144 971 3 of the second input 132 of the third counter 13 of the first circuit 1. The output 123 of the second counter 12 of the first circuit 1 is connected to the third output terminal 71 and also to the first input 211 of the first counter 21 of the second circuit 2, to the first input 221 of the second counter 22 of the second circuit 2 and to the first input 231 of the third counter 23 of the second circuit 2. of circuit 2 The output 213 of the first counter 21 of the second circuit 2 is connected to the second input 222 of the second counter 22 of the second circuit 2 and also to the second input 232 of the third counter 23 of the second circuit 2. The output 133 of the third counter 13 of the first circuit 1 is connected to the fifth output terminal 81 The output 223 of the second counter 22 of the second circuit u 2 is connected to the fourth output terminal 72. The output 233 of the third counter 23 of the second circuit 2 is connected to the sixth output terminal 82. The bidirectional multiple output 106 of the first circuit 1 is connected to the first bidirectional multiple output terminal 61 and bidirectional , the multiple output 200 of the second circuit 2 is connected to a second bi-directional multiple output terminal 62. To the first synchronization input 111CK0 of the first counter 11 of the first circuit 1 and also to the first synchronization input 121CK1 of the second counter 12 of the first circuit 1 and the first synchronization input 131 CK2 of the third counter 13 of the first circuit 1, synchronization pulses of known frequency are delivered. The frequency of the sync pulses determines the fundamental time base pulse. In this particular case, the synchronization frequency corresponds to a period of one microsecond. A signal is fed continuously to the second blocking input 112 G0 of the first counter 11 of the first circuit 1, which is logical "1". Thereby, it is ensured that the counting of the first counter 11 of the first circuit 1, which operates in the operating state 2, is enabled (The individual counters can be programmed to run in one of the six operating states). The first counter 11 of the first circuit 1 is programmed to divide the input timing frequency by the number N. This number N is chosen such that the result of the divided frequency coincides with the frequency of the line deflection of the reproducing apparatus used. In this particular case, N = 64, the period is thus 64 microseconds, which is the line sweep frequency period of the television receiver or television matrix reproduction system. From the output 113 00 of the first counter 11 of the first circuit 1, pulses are produced, the width of which is equal to the period of the input synchronizing pulses -1 / is-and also to the N-times period of -64 / s. The output 113 00 of the first counter 11 of the first circuit 1 is connected to the second blocking input 122 GI of the second counter 12 of the first circuit 1 and also to the second blocking input 132 G2 of the third counter 13 of the first circuit 11. The second counter 12 of the first circuit 1 operates in the described operating state 5 and was programmed in such a way that at the beginning with the second input 122 GI of the second counter 12 of the first circuit 1 it would give an input frequency pulse after the elapse of M periods. The number M is selected so as to determine the correct position of the line sync pulse for the reproducing circuit . In this particular case, it is preferred for the television set to use M = 47 or to generate a line sync pulse in 47 µs from the start of the 64 µs period. The output 123 of the second counter 12 of the first circuit 1 thus produces a starter pulse for e.g. a monostable flip-flop which produces a line sync pulse of a predetermined width. By changing the numbers M during circuit programming, it is possible to change the horizontal position of the image on the display screen of the reproducing apparatus. The counter 13 of the first circuit 1 operates in the operating state 1 and is thus programmed to output 133 02 of the third counter 13 of the first circuit 1 give a negative pulse of length equal to the Q period of the input pulse. The number Q is chosen such that the reproduction time corresponds to one warp line of the television image. The time during which the output 133 of the third counter 13 of the first circuit 1 provides a logical "1" signal is then the duration of the blanking radius of the reproducing apparatus towards the line or the blanking HB of the line. In this particular case, it is preferable for television reception to use Q = 40, then the drawing takes 40 µs to blanking 24 µs. The output 123 of the second counter 12 of the first circuit 1 is fed to the first synchronization input 211CK0 of the first counter 21 of the second circuit 2 and also to the first 4. 144 971 the synchronization inputs 221CK1 of the second counter 22 of the second circuit 2 as well as to the first synchronization input 231 CK2 of the third counter 23 of the second circuit 2. The partial synchronization frequency of all three counters 21, 22, 23 of the second circuit 2 is thus equal to the frequency of the deflection of the line of the reproducing device and the second circuit 2 thus performs a time base function for the sweep of the field. The second blocking input 212 G0 of the first counter 21 of the second circuit 2 receives a continuous signal of logical "1". Thereby, counting permission for the first counter 21 of the second circuit 2 is ensured; it operates in run 2 and is programmed to divide by L. The number L is equal to the horizontal and field frequency partial frequency In this particular case, L = 32, which is already the preferred number of TV lines in a single TV picture. 213O0 of the first counter 21 of the second circuit 2 is connected to the second blocking input 222 GI of the second counter 22 of the second circuit 2 and also to the second blocking input 232 G2 of the third counter 23 of the second circuit 2. The second counter 22 of the second circuit 2 operates in the operating state 5 and it is programmed in such a way that at the beginning with the second input 222 G1 of the second counter 22 of the second circuit 2, the output 223 01 of the second counter 22 of the second circuit 2 is given a pulse after the K periods of its input synchronization frequency. The number K is chosen so as to determine the correct position of the field sync pulse for the reproducing apparatus. In this particular case, K = 260 or a field sync pulse of 260x64 µs is generated, i.e. 16.6 ms from the beginning of the period produced by the first counter 21 of the second circuit 2. The output 223 of the second counter 22 of the second circuit 2 thus provides an impulse needed for the start of work of e.g. a monostable trigger, which gives a field synchronization impulse with the correct width. By changing the number K in the programming of the circuit, it is possible to change the vertical position of the image on the display screen of the reproducing apparatus. The counter 23 of the second circuit 2 operates in the operating state 2 and is thus programmed so that the output 223 02 of the third counter 23 of the second circuit is 2 generate a negative pulse of the period Pj of the input pulse. The P number is chosen so as to correspond to the playback time within one picture. The time during which the output 233 of the third counter 23 of the second circuit 2 supplies a logical "1" signal is then the duration of the beam blanking of the reproduction apparatus in the vertical direction or the field blanking pulse VB. In this particular case P = 240, i.e. 240 TV lines will be drawn and the remaining 72 lines will be blanked. The generation of blanking and timing pulses only provides a part of the necessary TV screen time base functions. The time base gives the beam time of the device reproducing long consecutive RAM addresses or also the PROMs in which alphanumeric or graphic image data are stored. The data read from the memory will then be fed to a serial data shift register, by means of which the ray's illumination and thus the presentation of information will be controlled. Another part of the function of the circuit according to the invention is also to produce line and field addresses for the display memory of the TV image matrix. Both circuits 1, 2 will always be programmed after being put into operation in all three quoted operating states and the numbers N, M, Q, L, K and P will be recorded in all counters 11, 12, 13, 21, 22, 23. The control signals A0, Al, RD, WR and CS will be used for programming and the data signals D0 to D7 according to the other rules for circuits type 8 253. The method according to the invention will then be used to generate the addresses. During playback, the control signals A0 and Al will be brought to a state that corresponds to the addressing of the counter that will produce the addresses. Yes. for states A0 = 0 and Al = 0, the addresses will be generated by the first counter 11 of the first circuit 1 and the first counter 21 of the second circuit 2. However, it is also possible to connect the signals A0 and Al to the first circuit 1 in the state A0 and Al = 0 and A0 to the second of circuit 2 in the state A0 = 1 and Al = 1. Then the addresses will be generated by the second counter 12 of the first circuit 1 and the third counter 23 of the second circuit 2. According to the needs, it is possible to use different combinations of one of the counters 11, 12, 13 to generate addresses of the first circuit 1 and one of counters 21, 22, 23, of the second circuit 2. Further in generating the memory addresses by multiple input 10 CS of the first circuit 1 and in this first circuit 1 and by multiple input 20 CS of the second circuit 2 at 144 971 5 this second circuit the signal will be logical "0" and will be fed through the multiple input 10 RD of the first circuit 1 to the first circuit 1 and through the multiple input 20 RD of the second circuit to the second circuit The impulse for reading the address memory will be delivered from selected counters 11, 12, 13 of the first circuit 1 and 21, 22, 23 of the second circuit. In the time base system of the display of the TV picture matrix, according to the invention, it is possible to connect, using any data signals, both circuits 1, 2 for address signals of the calculating machine. Then it is possible to program both circuits 1 and 2 of type 8 253 via address signals so that when generating the stored addresses they will already be generated directly as memory addresses, namely without the use of multiple circuits and further logic circuits. consisting of a first multiple input terminal, a second input terminal, a third input terminal, a first circuit with three counters and six output terminals, a second circuit with three counters and six output terminals, and a first bi-directional multiple output terminal , from the third output terminal, from the fourth output terminal, from the fifth output terminal, and from the sixth output terminal, characterized in that the first multiple input terminal (3) is connected to the multiple input (10) of the first circuit with three counters (1) and also with many the second input (20) of the second circuit with three counters (2), the second input terminal (4) is connected to the second input (112) of the first counter (11) of the first circuit (1) and also to the second input (212) of the first counter (21) ) of the second circuit (2), the third input terminal (5) is connected to the first input (111) of the first counter {11) of the first circuit (1) and also to the first input (121) of the second counter (12) of the first circuit (1) and the first input (131) of the third counter (13) of the first circuit (1), the output (113) of the first counter (11) of the first circuit (1) is connected to the second input (122) of the second counter (12) of the first circuit (1) and also to the second input (132) of the third counter (13) of the first circuit (1), the output (123) of the second counter (12) of the first circuit (1) is connected to the third output terminal (71) and also to the first input (211) the first counter (21) of the second circuit (2), with the first input (221) of the second counter (22) dr of the second circuit (2) and with the first input (231) of the third counter (23) of the second circuit (2), the output (213) of the first counter (21) of the second circuit (2) is connected to the second input (222) of the second counter (22) of the second circuit (2) and also to the second input (232) of the third counter (23) of the second circuit (2), the output (133) of the third counter (13) of the first circuit (1) is connected to the fifth output terminal (81), the output (223) ) of the second counter (22) of the second circuit (2) is connected to the fourth output terminal (72), the output (233) of the third counter (23) of the second circuit (2) is connected to the sixth output terminal (82), bi-directional multiple output ( 100) of the first circuit (1) is coupled to the first bidirectional multiple output terminal (61) and the bi-directional multiple output (200) of the second circuit (2) is coupled to the second bi-directional multiple output terminal (62). 144 971 3 5 4 poo 71 61 AL 1 v 10 100 11 13 I 1? And! ! 111 112 113 1121 122 1231131 132 133 I ir 20 200 21 22 and 23 l and 211 212 213 1221 222 2231231 232 233 and o 72 82 81 62 A Printing Workshop of the Polish People's Republic. Mintage 100 copies Price PLN 220 PL