Przedmiotem wynalazku jest przetwornik wielkosci analogowej napiecia lub pradu na czestotliwosc z przesunietym zerem elektrycznym, zwlaszcza do stosowania w ukladacn tele¬ metrii energetycznej.Znany jest przetwornik do tego celu zawierajacy uklad ladowania kondensatora pradem proporcjonalnym do wielkosci mierzonej i szybkiego rozladowania tego kondensatora, pola¬ czony jednym wejsciem ze zródlem przetwarzanego sygnalu, zas drugim wejsciem z biegunem zródla wzorcowej wielkosci analogowej. Przetwornik ten zawiera równiez polaczone szerego¬ wo komparator, dzielnik czestotliwosci i uklad wyjsciowy oddzielenia galwanicznego, przy czym wyjscie komparatora jest polaczone petla sprzezenia zwrotnego z wejsciem rozladowu¬ jacym ukladu ladowania i rozladowania kondensatora oraz z wejsciem dzielnika czestotli¬ wosci co najmniej przez dwa. Jedno z wejsc komparatora jest przylaczone do wyjscia ukladu ladowania i rozladowania kondensatora, zas drugie ma polaczenie ze zródlem napiecia porów¬ nania.Przetwarzanie wielkosci analogowej napiecia lub pradu na czestotliwosc odbywa sie na zasadzie ladowania i rozladowania kondensatora, który jest ladowany pradem pochodzacym od wielkosci wejsciowej i od wzorcowej wielkosci analogowej. Napiecie z ukladu ladowania kon¬ densatora jest porównywane z napieciem dokladnym w komparatorze• Zrównanie tych napiec inicuje krótki impuls rozladowujacy kondensator, zas impulsy z wyjscia komparatora", po po¬ dzieleniu co najmniej przez dwa, sa podawane na wyjsciowy uklad oddzielenia galwanicznego.Staly czas rozladowania kondensatora w opisanym przetworniku powoduje nieliniowosc przetwarzania, ponadto wymaga on istnienia dokladnych napiec do przesuwania charakterys¬ tyki przetwarzania i do porównania komparatora* Napiecia te maja wplyw na dokladnosc prze¬ twornika w calym zakresie przetwarzania.Celem wynalazku jest zbudowanie ukladu eliminujacego wymienione wady.Przetwornik wedlug wynalazku zawiera dzielnik rezystorowy zbudowany z polaczonych szeregowo rezystorów, przy czym koniec jednego rezystora jest polaczony z wyjsciem ukladu ladowania i rozladowania kondensatora, koniec drugiego rezystora ma polaczenie z biegunem zródla wzorcowej wielkosci analogowej zas koniec wspólny obu rezystorów jest polaczony z2 ,130 437 wejsciem komparatora, którego drugie wejscie ma polaczenie z drugim biegunem zródla* wzorcowej wiekosci analogowej. Wyjscie komparatora polaczone jeat z dzielnikiem czestot¬ liwosci, który ma polaczenie z ukladem wyjsciowym oddzielenia galwanicznego. Uklad ;ado- wania i rozladowania kondensatora jeat polaczony ze zródlem przetwarzanego sygnalu raz ze zródlem wzorcowej wielkosci analogowej.Korzystne jest wyposazenie przetwornika wedlug wynalazku w generator impulsu steru¬ jacego rozladowaniem kondensatora, przy czym dlugosc impulsu jest proporcjonalna do bza- su ladowania kondensatora. Generator wlacza sie w petle sprzezenia zwrotnego miedzy wyjscie komparatora a wejscie rozladowujace ukladu ladowania i rozladowania kondensatora.Przetwornik wedlug wynalazku charakteryzuje sie duza dokladnoscia przetwarzania w przypadku zastosowania generatora impulsu sterujacego.Wynalazek jest blizej przedstawiony w przykladzie wykonania na rysunku obrazujacym schemat ideowo-blokowy przetwornika. Uklad 3 ladowania kondensatora pradem proporcjonal¬ nym do wielkosci wejsciowej oraz szybkiego rozladowania jest przylaczony swym jednym wejsciem do zródla przetwarzanego sygnalu 1, zas drugim do jednego bieguna zródla wzor¬ cowej wielkosci analogowej 2, do którego jest równiez przylaczony jeden koniec dzielnika rezyetorowego 4. Drugi koniec dzielnika jest polaczony z wyjsciem ukladu 3, zas koniec wspólny z jednym wejsciem komparatora 5« Drugie wejscie komparatora jjst polaczone z dru¬ gim biegunem zródla 2, zas jego wyjscie z wejsciem dzielnika czestotliwosci 6 oraz bez¬ posrednio lub poprzez generator impulsu 8, sterujacy rozladowaniem kondensatora, jest polaczone z trzecim wejsciem rozladowujacym ukladu 3« Vtyjscie dzielnika 6 jest polaczone z wejsciem ukladu wyjsciowego 7 oddzielenia galwanicznego.Przetwornik wedlug wynalazku dziala na zasadzie ladowania i rozladowania kondensa¬ tora umieszczonego w ukladzie 3. Kondensator jeat ladowany pradem pochodzacym od zródla przetwarzanego sygnalu 1 oraz od zródla wzorcowej wielkosci analogowej 2. Napiecie z wyjscia ukladu 3 ladowania kondensatora oraz napiecie ze zródla wzorcowej wielkosci ana¬ logowej 2 sa podawane do dzielnika rezystorowego 4. ady napiecie wyjsciowe dzielnika 4 ma wartosc zerowa nastepuje zadzialanie kompa¬ ratora 5, Który powoduje rozladowanie kondensatora z ukladu 3, przy pomocy krótkiego impulsu o stalej dlugosci lub przy zastosowaniu generatora impulsu 6, sterujacego rozla¬ dowaniem kondensatora. W tym przypadku rozladowanie kondensatora nastepuje przy pomocy impulsu o dlugosci proporcjonalnej do czasu ladowania kondensatora. Impulsy z wyjscia komparatora, po podzieleniu co najmniej przez 2, sa oddzielone galwanicznie w ukladzie wyjsciowym !• Zastrzezenia patentowe 1. Przetwornik wielkosci analogowej napiecia lub pradu na czestotliwosc, zawiera¬ jacy uklad ladowania kondensatora pradem proporcjonalnym do wielkosci mierzonej i szyb¬ kiego rozladowania tego kondensatora, polaczony jednym wejsciem ze zródlem przetwarza¬ nego sygnalu zas drugim wejsciem z biegunem zródla wzorcowej wielkosci analogowej oraz polaczone szeregowo komparator, dzielnik czestotliwosci i uklad wyjsciowy dzielnika gal¬ wanicznego, przy czym wyjscie komparatora jest polaczone petla sprzezenia zwrotnego z wejsciem rozladowujacym ukladu ladowania i rozladowania kondensatora, znamienny tym, ze zawiera dzielnik rezystorowy /4/ zbudowany z polaczonych szeregowo rezys¬ torów /R1, R2/, przy czym koniec jednego rezystora /K1/ jest polaczony z wyjsciem ukla¬ du /3/ ladowania i rozladowania kondensatora, koniec drugiego rezystora /R2/ ma pola¬ czenie z biegunem zródla wzorcowej wielkosci analogowej /2/, zas koniec wspólny obu re¬ zystorów /R1, H2/ jest polaczony z wejsciem komparatora /5/, przy czym drugie wejscie komparatora /5/ jest polaczone z drugim biegunem zródla wzorcowej wielkosci analogo¬ wej /2/. 2. Przetwornik wedlug zastrz. 1,znamienny tym, ze miedzy wejscie rozladowujace ukladu /3/ ladowania i rozladowania kondensatora i wyjscie komparatora wlaczony jest generator /8/ impulsu sterujacego rozladowaniem kondensatora z ukladu /3/ ladowania i rozladowania, o czasie trwania proporcjonalnym do czasu ladowania konden¬ satora*130 437 PL