Przedmiotem wynalazku jest uklad sterujacy do miernika impedanoji petli zwarcioweJ w niskonapieciowych urzadzeniach elektroenergetycznych* V znanych dotychezaa miernikach impedanoji petli zwarciowej stosuje sie obciazenie pomiarowe w postaci impedora, którego argument nastawia sie stosownie do argumentu obiektu badanego* Jest to konieczne dla uzyskania prawidlowego wyniku pomiaru* V mierni¬ kach tyoh zachodzi takze koniecznosc sterowania przebiegiem procesu pomiaru, która to funkoje spelnia uklad sterujacy* V szczególnosci wazna role odgrywa chwila podania impulsu zalaczajacego do lacznika wlaczajaoego ozlon obciazajacy, a takze momenty czasowe zalaczania laozników wystepujacych w czlonie pomiarowym napiec* Oprócz tego nalezy zapew¬ nic takie zalaczenie pradu pomiarowego, aby zminimalizowac stany przejsciowe, powstajace w obwodzie badanym* Zachodzi to wówczas gdy moment zalaczenia obciazenia pomiarowego wypada w chwili naturalnego przejscia tego pradu przez zero, a ozas jego przeplywu wynosi calkowita liczbe okresów* Prawidlowe uchwycenie wartosci napiec podczas przeplywu pradu pomiarowego oraz napiecia w czasie poprzednim lub nastepnym wymaga z kolei zapewnienia kolejnosci dzialania poszczególnych elementów laczeniowych* Powyzsze czynniki staja sie tym bardziej istotne dla jakosci otrzymywanego wyniku* im krótszy jest ozas wykonywania pomiaru* Ye wspólozesnej technice dazy sie wlasnie do maksymalnego skracania tego ozasu z uwagi na mozliwa wówczas miniaturyzacje sprzetu pomiarowego oraz radykalne wykluczenie mozliwosol porazen w przypadku badania obwodu niesprawnego* Dotyohczas znane 1 stosowane rozwiazania urzadzenia sterujacego nie zapewnialy naj¬ lepszego wykonania swego zadania, gdyz nie braly pod uwage wszystkich wyzej wymienionych czynników, warunkujacych uzyskanie prawidlowosci pomiaru* V znanych dotyohczas i stosowanych rozwiazaniach uklady sterujace do mierników Impedanoji petli zwarciowej nie byly specjalnie wyodrebnione, leoz stanowily Integralna czesc tych mierników*2 128 683 V nj^lfi^m^*1 pomiarowych, wedlug patentów PRL nr 71 821 1 92 308 do wlaczenia pradu pomiarowego stosowany jest lacznik reozny lub stycznik* V takim rozwiazaniu poczatek przeplywu pradu pomiarowego wypada dla róznych przypadkowych wartosol chwilowych napie* oia* oaesto szozególnle niekorzystnyoh ze wzgledów pomiarowych* Nie ma tu mozliwosci wyboru odpowiedniego momentu czasowego zalaczania* Dodatkowa wada takiego rozwiazania Jest to* ze ozas przeplywu pradu pomiarowego ma wartosc wyraznie niestabilna na skutek zmiennych luzów w mechanizmach laczników* V rozwiazaniach wedlug patentów PRL nr 75 168 lub 73 2^3 uklad sterujacy do miernika impedanoji petli zwarciowej zawiera zasilacz* blok formowania napieciowych impulsów pros¬ tokatnych oraz dzielnik czestotliwosci, sterujacych laozniklem tyrystorowym wlaozajaoym prad pomiarowy* Ten uklad sterujacy zaozyna dzialaó od razu pe zamknieciu przycisku przyrzadu i Jedyna funkcja Jaka wykonuje Jest zapalenie lacznika tyrystorowego na ozas calkowitej liczby okresów napiecia sleoi z przerwami na ozas innej liczby okresów napie- oia sieci* Moment fazowy zamknieola laoznika Jest przy tym wymuszony przez chwilowa war¬ tosó napiecia przylozonego do przyrzadu bardzo bliska zeru 1 tym samym nie sa spelnione wymagania odnosnie wyboru wlasciwego momentu zalaczania pradu pomiarowego 1 ozasu prze¬ plywu pradu pomiarowego* Nie zapewnia on równica wyeliminowania stanów przejsciowych oraz wahan w obwodzie badanym* Celem wynalazku Jest zapewnienie, ze wlaozenie pradu oboiazenla pomiarowego nastapi w chwili Jego naturalnego przeJsoia przez zero i na ozas calkowitej liczby okresów* a takze iz obie wartosci napiecia zostana uchwyoone w solsle okreslonych chwilach wybra¬ nych ze wzgledu na minimalizacje wplywu stanów przejsciowych oraz wahan w obwodzie badanym* Uklad wedlug wynalazku sklada sie z przesuwnika fazowego* ukladów formowania impulsów 9 czlonu sumy logicznej* kluoza blokujacego* przerzutnika bistabilnego* czlonu bramkujaoego, liczników* dyskryminatorów i czlonów zalaozajaoyoh* polaczonych w ten sposób* ze wejsole przesuwnika fazowego Jest polaczone do sieci* natomiast wejscie nastawcze polaozone Jest z urzadzeniem nastaw czym argumentu oboiazenla tak* ze napiecie wejsciowe ukladu steruja¬ cego bedzie w fazie z pradem obciazenia pomiarowego* Do wyjscia tego przesuwnika fazowe¬ go sa praylaozone wejsola równolegle polaczonych ukladów formowania impulsów. Jeden na ros¬ nacym sklonie sinusoidy napieoiaf a drugi na malejacym sklonie sinusoidy napieoia* Wyjsoia obydwu tych ukladów formowania impulsów sa polaozone z wejsciami czlonu sumy logloznej* tak ze na wyjsciu tego ozlonu otrzymuje sie impulsy oo pólokres tego napieoia* Wyjscie czlonu sumy logicznej Jest polaozone z wejsciem czlonu bramkujaoego* a wyjsoie tego ozlonu Jest polaozone z wejsolem liczacym lioznlka glównego* Yejsole sterujace ozlonu bramkujaoego Jest polaozone z wyjsciem przerzutnika bistabil- negof którego wejsole Jest polaczone z wyjsciem klucza blokujacego* a wejscie tego kluoza blokujaoego poprzez przycisk pomiarowy Jest polaozone z drugim wyj solem ukladu formowania impulsów na malejacym sklonie sinusoidy napieoia* Ponadto wejscie sterujaoe kluoza bloku¬ jacego 1 przerzutnika bistabilnego sa polaozone z wyjsciem lioznlka pomocniczego, z którym to wyjsciem Jest równiez polaozone wejscie kasujaoe licznika pomoonlozego, natomiast wejsole liozaoe licznika pomocniczego Jest polaczone z wyjsciem dyskrymlnatora czwartego, a ponadto s wejsciem kasujacym licznika glównego* Umozliwia to rozpoczecie pomiaru w najbardziej odpowiednim momencie czasowym* nieza¬ leznie od tego w Jakim momencie zostanie wlaczony przycisk pomiarowy oraz powtórzenie cyklu pomiarowego zadana ilosc razy* Wyjscia lioznlka glównego sa polaozone z wejsciami dyskryminatorów pierwszego* drugiego, trzeciego 1 ozwartego*' Przy czym wyjsoie dyskryml¬ natora pierwszego Jest polaozone poprzez czlon zalaozajaoy napiecie w stanie nieoboiazo- nym z ukladem pomiarowym napiecia w stanie nieobciazcnym* Wyjscie dyskrymlnatora drugiego Jest polaczone z drugim wejsciem czlonu zalaczajacego napleola w stanie* nleoboiazonym* a takze poprzez czlon zalaczajacy prad oboiazenla z impedorem ohoiazenlowynu Wyjsoie dyskry-128683 3 minatora trzeelego Jest polaozone poprze2 oslon zalaczajacy napieoie w stanie obciazonym z ukladem pomiarowym napiecia w stanie obolazonym* Wyjsoie dyskryminatora oztwartego Jest polaczone z drugim wejsoiem ozlonu zalaozajaoego prad obolazenla oraz ozlonu sala* ozajaoego napieole w stanie obciazanym, a ponadto z najsciem liczacym lioznika pomocni— czego oraz wejsoiem kasujacym licznika glównego* Dzieki ukladowi wedlug wynalazku uzyskuje sie wlaczenie pradu obolazenla pomiarowego v chwili Jego naturalnego przejscia przez zero oraz na ozas calkowitej llozby okresów* Uzyskuje sie soisle zachowanie kolejnoi oi poszczególnych dzislan oraz wlasciwych odate- pów czasowych miedzy nimi* Dzieki temu mozna otrzymac duza dokladnosc pomiaru nawet w bardzo niekorzystnych warunkach, tzn* przy duzym stosunku X/R* Obie wartos oi napieola zostana uchwycone w soisle okreslonych chwilach wybranych ze wzgledu na minimalizacje wplywu stanów przejsciowych oraz wahan w obwodzie badanym* Uklad ten umozliwia stosowa¬ nie duzego pradu pomiarowego przy malych wymiarach przyrzadu* Skutecznie obroni od porazen w przypadku pomiarów instalacji wadliwej* Przedmiot wynalazku Jest przedstawiony w przykladzie wykonania na rysunku, który pokazuje schemat blokowy ukladu steruJaoego do miernika impedanoji petli zwarciowej* V ukladzie wedlug wynalazku przesuwnik fazowy PF ma Jedno wejscie polaczone do sieci, natomiast wejsoie nastaw oze polaczone Jest z urzadzeniem nastaw czym argumentu obciazenia, do wyjsoia tego przesuwnlka fazowego PP sa przylaozone wejsoia równolegle polaczonych ukladów formowania impulsów, Jeden na rosnacym sklonie sinusoidy napiecia UF1, drugi na malejacym sklonie sinusoidy napie oia UF2, wyjsoie tych obydwu ukladów formowania impul¬ sów UF1 i UF2 sa polaozone z wejsoiami czlonu sumy logicznej CSL, którego wyjsoie Jest polaczone z wejsciem czlonu bramkujacego CB, a wyjsoie tego ozlonu Jest polaczone z wejsciem liczacym licznika glównego L, z kolei wejsoie sterujace czlonu bramkujacego CB Jest polaozone z wyjsciem przerzutnlka bistabilnego PD, którego wejscie Jest polaczone z wyjsciem klucza blokujaoego KB, a wejsoie tego kluoza blokujacego KB, poprzez przycisk pomiarowy P, Jest polaozone z drugim wyjsciem ukladu formowania impulsów na malejacym sklonie sinusoidy napiecia UF2, ponadto wejsoia sterujace kluoza blokujacego KB i prze¬ rzutnlka bistabilnego PB sa polaozone z wyjsoiem 11oznika pornoonlozego LP, z którym to wyjsolem Jest równiez polaozone wejsoie kasujaoe lioznika pomocniczego LP, natomiast wejsoie liczaoe lioznika pomocniozego LP Jest polaozone z wyjsciem dyskryminatora czwar¬ tego DK4, a ponadto z wejsciem kasujacym lioznika glównego L, którego wyjscia sa polaczo¬ ne z wejsciami dyskryminatora pierwszego DK1, dyskryminatora drugiego DK2, dyskryminatora trzeciego DK3 1 dyskryminatora czwartego DK4, przy ozym wyjscie dyskryminatora pierwszego DK1 Jest polaozone poprzez ozlon zalaczajacy napiecie w stanie nieoboiazonym CZ1 z ukladem pomiarowym napiecia w stanie nieoboiazonym* wyjsoie dyskryminatora drugiego DK2 Jest po¬ laczone z drugim wejsoiem ozlonu zalaczajacego napieole w stanie nieoboiazonym CZt a tak¬ ze poprzez ozlon zalaczajacy prad obciazenia CZ2 z impedcrem obciazeniowym, wyjsoie dyskry¬ minatora trzeciego EK3 Jest polaozone poprzez ozlon zalaozajaoy napiecie w stanie obcia¬ zonym CZ3 s ukladem pomiarowym napiecia w stanie obolazonym, wyjsoie dyskryminatora czwartego UKk Jest polaozone z drugim wejsoiem czlonu zalaczajacego prad obciazenia CZ2 1 ozlonu zalaozajaoego napiecie w stanie obciazenia CZ3# a ponadto z wejsoiem llomacym licznika pomocniczego LP oraz z wejsoiem kasujacym lioznika glównego L* Dzialanie ukladu Jest nastepujace* Napieole wejsoiowe za przesuwniklem PP Jest przesuniete fazowo tak* ze bedzie ono w fazie z pradem obciazenia pomiarowego* Uzyskano to w ten sposób, ze kat przesuniecia przesuwnlka fazowego PP Jest nastawiany równoczes¬ nie z regulaoja argumentu impedora obciazeniowego gdyz nastawienie przesuwnlka fazowego PF Jest sprzezone z nastawieniem argumentu impedora obciazeniowego* Uklad formujacy UF 1 wytwarza Impulsy w ohwlli, gdy napieole wyjsciowe z przesuwnlka fazowego PF przechodzi przez zero ku wartosciom dodatnim, natomiast uklad formujacy UF2 wytwarza impulsy w chwili gdy naplecie wyjsciowe z przesuwnlka fazowego PF przechodzi przez zero ku wartosolom ujemnym** 128 683 V ten sposób na wyjsciu ozlonu simy logicznej CSL otrzymuje sie impulsy, oo pólokres tego napiecia* Po zamknieoiu przycisku pomiarowego P najblizszy impuls z ukladu formuja¬ cego UF2 przechodzi do przerzutnika bistabilnego PB poprzez klucz blokujacy KB* Klucz blokujacy KB blokuje uklad przez nastawiony czas blokady, przed uplywem tego ozasu nie moze nastapic powtórzenie pomiaru nawet jesli przycisk pomiarowy P jest zamkniety* Czas ten musi uplynac od zakonczenia poprzedzajacego pomiaru, a jego poczatek stanowi ofawila zerowania licznika pomocniczego LP. Po uplywie tego czasu kluoz blokujacy KB jest w stanie zamknietym* Nastepuje zmiana stanu przerzutnika bistabilnego PB, oo powoduje otwarcie czlonu bramkujacego GB, tak. ze impulsy z wyjscia ozlonu sumy logicznej CSL przechodza do licznika glównego L* Z chwila zliozenia nastawionej liozby /korzystnie parzystej/ m impulsów dziala dyskryminator pierwszy DK1, który zalaoza ozlon zalaozajaoy napiecie w stanie nleobolazonym CZ1* Po zliczeniu dalszej liozby /korzystnie parzystej/ n impulsów dziala dyskryminator drugi DK2, który powoduje zalaczenie czlonu zalaozaJaoego prad obdazenia CZ2 i wlaczenie impedora obciazajaoego, a Jednoczesnie powoduje wylaczenie poprzednio zalaczonego czlonu zalapzajaoego napieoie w stanie nieoboiazonym CZ1* Po uplywie dalszej liczby /korzystnie parzystej/ n impulsów dziala dyskryminator trzeci DK3, powodujacy zalaczenie czlonu zalaczajacego napiecie w stanie obciazenia pomia¬ rowego CZ3* Po uplywie nastepnej liczby /korzystnie parzystej/ r impulsów dziala dyskry¬ minator czwarty D&4, który powoduje wylaczenie ukladu zalaczajaoego napiecie w stanie - obciazonym CZ3 oraz wylaczenie impedora obciazeniowego. Zerowanie licznika glównego L nastepuje po uplywie liozby /korzystnie parzystej/ S impulsów, co daje Jednoczesnie wpi¬ sanie jednego impulsu do licznika pomocniczego LP* Poprzednio opisany cykl rozpoczyna sie wówczas ponownie i trwa az do chwili, gdy licznik pomocniczy LP osiagnie zapelnienie* Nastepny cykl powoduje jego zerowanie, a zwiazany z tym impuls zostanie doprowadzony do klucza blokujacego KB i przerzutnika bistabilnego PB, powodujac uniemozliwienie dzialania ukladu, nawet przy zamknietym przycisku P# Zastrzezenie patentowe Uklad sterujacy do miernika impedancji petli zwarciowej, skladajacy sie z przesuwnika fazowego, ukladów formowania impulsów, ozlonu sumy logicznej, klucza blokujacego, prze¬ rzutnika bistabilnego, czlonu bramkujacego, liczników dyskryminatorów i czlonów zalacza¬ jacych, znamienny tym, ze wejscie przesuwnika fazowego /PP/ jest polaczone do siebi, natomiast wejscie nastaw cze polaczone jest z urzadzeniem nastawczym argumentu impedora oboiazajacego, do wyjscia tego przesuwnika fazowego /PF/ sa przylaczone wejscia równolegle polaozonyoh ukladów formowania impulsów, Jeden na rosnacym sklonie sinusoidy napieoia /UF1/, drugi na malejaoym sklonie sinusoidy napiecia /UF2/, wyjscia tych obydwu ukladów formowania impulsów /UF1, UF2/ sa polaczone z wejsoiami ozlonu sumy logioznej /CSL/, którego wyjscie Jest polaczone z wejsciem ozlonu bramkujacego /CB/, a wyjscie tego ozlonu Jest polaczone z wejsoiem liczacym licznika glównego /L/, z kolei wejscie sterujaoe ozlonu bramkujacego /CB/ jest polaczone z wyjsciem przerzutnika bistabilnego /PB/, którego wejsoie Jest polaczone z wyjsciem klucza blokujaoego /KB/, a wejscie tego klucza blokujaoego /KB/, poprzez przycisk pomiarowy /P/ jeat polaczone z wyjsciem ukladu formo¬ wania impulsów na malejacym sklonie sinusoidy napieoia /UF2/, ponadto wejscia sterujaoe klucza blokujaoego /KB/ 1 przerzutnika bistabilnego /PB/ sa polaczone z wyjsolem lioznika pomocniczego /LP/, z którym to wyjsciem jest równiez polaczone wejsoie kasujace licznika pomocniczego /LP/, natomiast wejscie liczace lioznika pomocniczego /LP/ jest polaczone z wyjsolem dyskryminatora ozwartego /DK*l/, a ponadto z wejsoiem kasujacym lioznika glów¬ nego /L/, kiórego wyjscia ea polaczone z wejsciami dyskryminatora pierwszego /DK1/, dyskry¬ minatora drugiego /DK2/, dyskryminatora trzeciego /DK3/ i dyskryminatora czwartego /DK*t/f128 683 5 przy ozym wyjsoie dyskryminatora pierwszego /DK1/ jest polaczone poprzez czlon zalacza- Jaey napieoie w stanie nieobciazonym /CZ1/ z ukladem pomiarowym napiecia w stanie nieobcia- zonym, wyjsoie dyskryminatora drugiego /DK2/ Jest polaozone z drugim wejsciem czlonu zalaczajacego napiecie w stanie nieobciazonym /CZ1/, a takze poprzez czlon zalaczajacy prad obciazenia /CZ2/ z impedorem obciazeniowym! wyjsoie dyskryminatora trzeciego /DK3/ Jest polaczone poprzez czlon zalaozajaoy napieoie w stanie oboiazonym /CZ3/ z ukladem pomiarowym napieoia w stanie oboiazonym, wyjsoie dyskryminatora ozwartego /DK*f/ jest polaozone z drugim wejsciem ozlonu zalaczajacego prad obciazenia /CZ2/ i czlonu zala¬ czajacego napiecie w stanie oboiazonym /CZ^ a ponadto z wejsciem liozaoym lioznika pomocniczego /LP/ oraz z wejsciem kasujacym lioznika glównego /h/i DK2 m PK4 r T T, 1 i r t czi \czz\ CZ3 LP PL