Przedmiotem wynalazku jest uklad wydluzacza czasu trwania impulsu z kompensacja bledu systematycznego, stosowany przy wspólpracy ze standardowym cyfrowym miernikiem czasu do precyzyjnych pomiarów nanosekundowych odstepów czasu z rozdzielczoscia pikosekundowa.Uklad taki jest stosowany w technice jadrowej i laserowej oraz w technologii mikroelektronicznej do dynamicznego testowania elementów i ukladów pólprzewodnikowych, a zwlaszcza pamieci LSI.Znane sa uklady wydluzaczy czasu trwania impulsu opisane w publikacjach: J. D. Wiedwald: A CAMAC high resolution time interval meter, IEEE Trans. Nuci. Sci. NS-20, No. 1, 1973, 242-245; R. E. Jones, A. J. Wynroe: The time stretcher, Nuci. Instr. Meth. 109 (1973) 461-477; G.D. Sasaki, R. C. Jensen: Automatic measurementswith a high performance universal counter, H-P Journal, Sept. 1980, 21-31, a takze opisane w patentach polskich Nr 78090 i Nr 98 397. Wspólna wada tych ukladów jest obecnosc bledu systematycznego, wynikajacego stad, ze przedluzenie prostoliniowego odcinka charakterystyki przejsciowej nie przecina srodka osi wspólrzednych.Jakkolwiek wielkosc tego bledu moze byc zgrubnie kompensowana przy pomocy odcinków linii opózniajacych, to jednak jego dokladna kompensacja jest praktycznie niemozliwa. W zwiazku z tym przy korzystaniu z takich ukladów do bezposredniego odczytu wielkosci odstepu czasu przy uzyciu standardowego cyfrowego licznika czasu konieczne jest uwzglednienie odpowiednich poprawek.Celem wynalazku jest wyeliminowanie tej wady i umozliwienie bezposredniego odczytu odstepu czasu z rozdzielczoscia pikosekundowa przy uzyciu standardowego cyfrowego licznika czasu, polaczonego z wyjsciem ukladu wydluzacza.Istota wynalazku polega na tym, ze kondensator ukladu jest polaczony z katoda drugostron¬ nie uziemionej diody oraz z baza tranzystora p-n-p, którego kolektor jest polaczony z ujemnym napieciem zasilajacym, a emiterjest polaczony z wejsciem nieodwracajacym komparatora, poprzez rezystor z ujemnym napieciem zasilajacym i poprzez rezystor ze srodkowympunktem dwurezysto- rowego dzielnika napiecia przylaczonego miedzy dodatnie napiecie zasilajace a mase,jednoczesnie2 128 537 wejscie odwracajace komparatora jest polaczone poprzez rezystor z jego wyjsciem odwracajacym oraz poprzez rezystor z suwakiem potencjometru wlaczonego miedzy dodatnie napiecie zasilajace a mase.Korzystne skutki techniczne wynalazku polegaja na tym, ze wielkosc bledu systematycznego ukladu moze byc w sposób plynny redukowana do zera, co eliminuje koniecznosc obliczania i uwzgledniania poprawek przy bezposrednim odczycie wyników pomiarów ze sprzezonego z ukla¬ dem standardowego cyfrowego licznika czasu.Przedmiot wynalazku jest pokazany na przykladzie wykonania odtworzonym na rysunku przedstawiajacym schemat polaczen.Uklad wedlug wynalazku zawiera na wejsciu przerzutnik formujacy typu D z linia opózniajaca DL, uklad róznicowy z tranzystorami Qi i Q2, uklad przelaczajacy z diodami Di i D2 oraz dwa uklady generatorów pradowych Ii i I2. Kondensator C jest polaczony poprzez diode D3 z masa i za posrednictwem tranzystora p-n-p Q3 z komparatorem wyjsciowym OC. Potencjometr Ri sluzy do dokladnej kompensacji bledu systematycznego. Rezystory R2-R7 sluza do wlasciwego ustalenia warunków pracy tranzystora Q3 i komparatora OC.Dzialanie ukladu jest nastepujace. Przy braku impulsów wejsciowych tranzystor Q2i dioda Di przewodza a tranzystor Qi i dioda D2 sa zatkane. Prad I2 plynie czesciowo przez baze przewodza¬ cego tranzystora Qi i czesciowo przez przewodzaca diode D3. Rezystory R2-R?sa tak dobrane aby wejsciowe napiecie róznicowe komparatora bylo ujemne, a zatem na jego wyjsciu jest poziom logiczny niski.Pojawienie sie impulsu wejsciowego START powoduje przeplyw pradu Ii poprzez diode D2i kondensator C do masy, powodujac liniowy wzrost napiacia na tym kondensatorze i zatkanie tranzystora Q3. W rezultacie wzrostu napiecia na wejsciu nieodwracajacym komparatora nastepuje skokowa zmiana napiecia na jego wyjsciu nieodwracajacym do wysokiego poziomu logicznego.Przy pojawieniu sie impulsu wejsciowego STOP dioda D2 ulega zatkaniu, a kondensator C rozladowuje sie liniowo pradem I2 az do osiagniecia stanu ustalonego. Przy koncu procesu rozladowania nastepuje zmiana napiecia wyjsciowego komparatora z powrotem na niski poziom logiczny, przy czym moment wystapienia tej zmiany moze byc ustalony plynnie za pomoca potencjometru Ri. Opóznienie wstepne linii opózniajacej DL moze byc tak dobrane, aby zmiana polozenia suwaka potencjometru Ri oznaczala plynna zmiane wielkosci bledu systematycznego ukladu wydluzajacego wokól wartosci zerowej.Jezeli wspólczynnik rozciagniecia czasu To/Ti w ukladzie wydluzacza wynosi przykladowo 10 , to przy uzyciu typowego licznika czasu z zegarem 10 MHz otrzymuje sie polepszenie rozdziel¬ czosci pomiaru czasu z wielkosci 100 ns do wielkosci 100 ps.Zastrzezenie patentowe Uklad wydluzacza czasu trwania impulsu z kompensacja bledu systematycznego z wejscio¬ wym przerzutnikiem ksztaltujacym i linia opózniajaca oraz z dwutranzystorowym ukladem rózni¬ cowym, dwoma zródlami pradowymi itiwudiodowymi ukladem przelaczajacym prad ladowania kondensatora, znamienny tym, ze kondensator (C) ukladu jest polaczony z katoda drugostronnie uziemionej diody (D3) oraz z baza tranzystora p-n-p (Q3), którego kolektor jest polaczony z ujemnym napieciem zasilajacym, a emiter jest polaczony z wejsciem nieodwracajacym kompara¬ tora (OC), poprzez rezystor (R5) z ujemnym napieciem zasilajacym i poprzez rezystor (R4) ze srodkowym punktem dwurezystorowego dzielnika napiecia (R2, R3) polaczonego miedzy dodatnie napiecie zasilajace a mase, jednoczesnie wejscie odwracajace komparatora (OC) jest polaczone poprzez rezystor (R7) z jego wyjsciem odwracajacym oraz poprzez rezystor CR*) z suwakiem potencjometru (Ri) wlaczonego miedzy dodatnie napiecie zasilajace a mase.128 537 PL