Przedmiotem wynalazku jest sposób i uklad do cyfrowego wytwarzania przebiegów sinusoi¬ dalnych jednofazowych. Wynalazek moze miec zastosowanie szczególnie w ukladach sterowania falowników z modulacja szerokosci impulsów i cyklokonwertorów.Stosowana dotychczas zasada cyfrowego formowania przebiegów sinusoidalnych polega na aproksymacji sinusoidy krzywa schodkowa, przy czym dokladnosc aproksymacji uzalezniona jest od liczby schodków odpowiadajacych przebiegowi sinusoidalnemu.Znany sposób formowania przebiegów sinusoidalnych polega na tym, ze informacja o war¬ tosci funkcji podana jest w postaci wielobitowej informacji binarnej. Stosujac przetwornik cyfrowo-analogowy mozna zmienic informacje binarna na napiecie o przebiegu schodkowym sinusoidalnym.Znane rozwiazania ukladów do cyfrowego wytwarzania przebiegów sinusoidalnych jednofa¬ zowych sa identycznie zbudowane jak w ukladach trójfazowych dla jednej fazy. Sa one opisane w artykulach: Douglas J. Ciarke, Paresh C. Sen „A versalite three phase escillator" w „Transactions on Industrial Electronics and Control Instrumentation" nr 1 z 1977-r. oraz w artykule Andrzej Smirnow, Maciej Dzieniakowski pt.: „Generator trójfazowy cyfrowy przebiegów sinusoidalnych z zastosowaniem pamieci ROM" opublikowanym w „Przegladzie elektrotechnicznym" nr 2 z 1978 r.Podstawowym elementem tych ukladów jest pamiec stala ROM, w której funkcja sinus w prze¬ dziale od 0 do 2w zostala zapisana w formie tablicy zlozonej z 256 slów 8-bitowych. Pamiec ta spelnia role generatora funkcji, w którym argumentom podanym wpostaci numerycznej na wejscie adresowe, odpowiadaja przechowywane w pamieci i odczytywane najej wyjsciach wartosci funkcji.Podstawowy ciag liczb adresowych generowany jest w 8-bitowym liczniku impulsów, który takto¬ wany jest prostokatnymi impulsami zegarowymi. Czestotliwosc tych impulsów prostokatnych okresla czestotliwosc wyjsciowego przebiegu sinusoidalnego.Podstawowa wada tego rozwiazania jest koniecznosc posiadania pamieci ROM o znacznej pojemnosci, poniewaz w pamieci musi byc zakodowana informacja dla wszystkich wartosci argumentu z przedzialu 0 Wady tej nie posiada sposób cyfrowego wytwarzania przebiegów sinusoidalnych wedlug wynalazku polegajacy na tym, ze wartosc funkcji dla przedzialu 0 zowo do bloku pamieciowego narastajacego, a wartosc funkcji dla przedzialu 2/37r dza sie jednorazowo do bloku pamieciowego malejacego. Wartosc funkcji dla przedzialu 7r/3 otrzymaniu odpowiednich informacji z ukladu sterowania. Wartosc funkcji w przedziale 7r otrzymuje sie przez zanegowanie tak otrzymanego przebiegu w zespole negujacym.Uklad do cyfrowego wytwarzania przebiegów sinusoidalnych jednofazowych wedlug wyna¬ lazku zawiera licznik binarny, bloki pamieciowe, bramki, cyfrowy sumator, zespól negujacy, multiplekser i uklad sterowania polaczone w taki sposób, ze wejscie licznika binarnego jest polaczone ze zródlem impulsów, natomiast wyjsciejest polaczone z wejsciami bloku pamieciowego narastajacego i bloku pamieciowego malejacego. Wyjscie bloku pamieciowego narastajacego jest poprzez bramke pierwsza polaczone z jednym wejsciem cyfrowego sumatora, natomiast wyjscie bloku pamieciowego malejacego jest poprzez bramke druga polaczone z drugim wejsciem cyfro¬ wego sumatora. Wyjscie cyfrowego sumatora jest polaczone bezposrednio z jednym wejsciem maltipleksera, a poprzez zespól negujacy z drugim wejsciem tego multipleksera, którego wyjscie jest jednoczesnie wyjsciem ukladu. Wejscie sterujace multipleksera jest polaczone z wyjsciem ukladu sterowania, którego dwa pozostale wyjscia sa polaczone z wejsciami sterujacymi bramki pierwszej i drugiej, a wejscie ukladu sterowania jest polaczone z wyjsciem sterujacym licznika binarnego.Zaleta wynalazku jest to, ze do wytwarzania przebiegu sinusoidalnego, konieczna jest infor¬ macja tylko o wybranych dwóch fragmentach przebiegu. Pozostale czesci przebiegu sinusoidalnego uzyskuje sie droga odpowiednich operacji na tych znanych czesciach przebiegu. Dzieki temu mozliwe jest wielokrotne zmniejszenie niezbednej pojemnosci pamieci stalej ROM w cyfrowych generatorach przebiegów sinusoidalnych.Przedmiot wynalazku jest uwidoczniony w przykladzie wykonania na rysunku, na którym fig. 1 przedstawia schematyczne powstawanie polówki sinusoidy, fig. 2 — schemat blokowy jednofazo¬ wego generatora przebiegów sinusoidalnych.W ukladzie jednofazowego generatora przebiegów sinusoidalnych, wedlug wynalazku, przed¬ stawionym na fig. 2 wejscie licznika binarnego 1 jest polaczone ze zródlem impulsów, natomiast wyjscie jest polaczone z wejsciami bloku pamieciowego narastajacego 2 i bloku pamieciowego malejacego 3. Wyjscie bloku pamieciowego narastajacego 2, jest poprzez bramke pierwsza 4, polaczone z jednym wejsciem cyfrowego sumatora 7, natomiast wyjscie bloku pamieciowego malejacego 3 jest, poprzez bramke druga 5, polaczone z drugim wejsciem cyfrowego sumatora 7.Wyjscie cyfrowego sumatora 7 jest polaczone bezposrednio z jednym wejsciem multipleksera 9, a poprzez zespól negujacy 8, z drugim wejsciem multipleksera 9, którego wyjscie jest jednoczesnie wyjsciem ukladu. Wejscie sterujace multipleksera 9 jest polaczone z wyjsciem ukladu sterowania 6, dwa pozostale wyjscia którego sa polaczone z wejsciami sterujacymi bramki pierwszej 4 i drugiej 5, a wejscie ukladu sterowania 6 jest polaczone z wyjsciem sterujacym licznika binarnego 1.W celu uzyskania przebiegu sinusoidalnego sposobem wedlug wynalazku wartosc funkcji dla przedzialu 0 wartosc funkcji dla przedzialu 2/37i malejacego 3. Wartosc funkcji dla przedzialu 7r/3 cyfrowym sumatorze 7 obydwu tych czesci przebiegów sinusoidalnych — narastajacego i maleja¬ cego, po otrzymaniu odpowiednich informacji z ukladu sterowania 6. Wartoscfunkcji w przedziale 7r Dzialanie jednofazowego generatora przebiegów sinusoidalnych przedstawionego na fig. 2 jest nastepujace. Na wejscie licznika binarnego 1 podawane sa impulsy na przyklad prostokatne, które z kolei sa podawane na wejscia bloków pamieciowych narastajacego 2 i malejacego 3. W bloku pamieciowym narastajacym 2 jest formowana czesc narastajaca przebiegu sinusoidalnego, zawarta w przedziale od 0 do 7r/3, natomiast w bloku pamieciowym malejacym 3 jestjednoczesnie formowana malejaca czesc przebiegu sinusoidalnego, zawarta w przedziale od 2/37rdo n. Tak,ze na wyjsciach tych bloków pamieciowych otrzymuje sie informacje o wartosciach przebiegu sinusoi¬ dalnego w tych przedzialach. Poprzez bramki pierwsza 4 i druga 5 informacja o wartosciach przebiegu sinusoidalnego jest podawana na cyfrowy sumator 7. Sterowanie bramkami odbywa sie zI .128425 3 ukladu sterowania 6. Sygnal sterowania bramkami zmienia sie co w/3, gdyz w tym okresie wypelnia sie licznik binarny 1. Po pierwszym wypelnieniu sie licznika binarnego 1, w przedziale od Odo n/3 zostanie wyslany sygnal do ukladu sterowania 6, który z kolei wysyla sygnal do bramki pierwszej 4.Nastepuje polaczenie wejscia cyfrowego sumatora 7 z wyjsciem bloku pamieciowego narastajacego 2 i przekazanie do cyfrowego sumatora 7 narastajacej czesci przebiegu sinusoidalnego. Po drugim wypelnieniu licznika binarnego 1 w przedziale od n/3 do 2/37T, zostanie wyslany z ukladu sterowania 6 sygnal otwierajacy obie bramki pierwsza 4 oraz druga 5 i przekazanie do cyfrowego sumatora 7 obydwu informacji o przebiegu sinusoidalnym, których suma daje wlasciwy przebieg sinusoidalny w przedziale od 7r/3 do 2/3tt. Po trzecim wypelnieniu sie licznika binarnego 1 w przedziale od 2/3n do n zostanie wyslany sygnal do ukladu sterujacego 6, który z kolei wysyla sygnal do bramki drugiej 5. Nastepuje polaczenie wejscia cyfrowego sumatora 7 z wyjsciem bloku pamieciowego malejacego 3 i przekazanie do cyfrowego sumatora 7 malejacej czesci przebiegu sinusoidalnego. W wyniku czego na wyjsciu cyfrowego sumatora 7 uzyskuje sie cyfrowa postac wartosci funkcji przebiegu sinusoidalnego dla calej dodatniej polówki w przedziale 0 zaleznosci od informacji pochodzacej z ukladu sterowania 6, uzyskanej przez odpowiednie zlicza¬ nie wypelnien licznika binarnego 1 multiplekser 9 wybiera albo informacje pochodzaca zcyfrowego sumatora 7, przekazujacego dodatnia polówke sinusoidy, albo z zespolu negujacego 8, przekazuja¬ cego ujemna polówke sinusoidy.Na wyjsciu ukladuotrzymuje sie kompletny przebieg sinusoidalny jednofazowy.Zastrzezenia patentowe 1. Sposób cyfrowego wytwarzania przebiegów sinusoidalnych,znamienny tym, ze wartosc funkcji dla przedzialu 0 cego (2), a wartosc funkcji dla przedzialu 2/37i pamieciowego malejacego (3), z kolei wartosc funkcji dla przedzialu 7r/3 droga sumowania w cyfrowym sumatorze (7) obydwu tych czesci przebiegów sinusoidalnych, po otrzymaniu odpowiednich informacji z ukladu sterowania (6), natomiast wartosc funkcji w prze¬ dziale n<\<2n otrzymuje sie przez zanegowanie tak otrzymanego przebiegu w zespole negujacym (8). 2. Uklad do cyfrowego wytwarzania przebiegów sinusoidalnych jednofazowych zawierajacy licznik binarny, bloki pamieciowe, bramki, cyfrowy sumator, zespól negujacy, multiplekser i uklad sterowania, znamienny tym, ze wejscie licznika binarnego (1) jest polaczone ze zródlem impulsów, natomiast wyjscie jest polaczone z wejsciem bloku pamieciowego narastajacego (2) i bloku pamie¬ ciowego malejacego (3), wyjscie bloku pamieciowego narastajacego (2) jest, poprzez bramke pierwsza (4), polaczone z jednym wejsciem cyfrowego sumatora (7), natomiast wyjscie bloku pamieciowego malejacego (3) jest, poprzez bramke druga (5), polaczone z drugim wejsciem cyfrowego sumatora (7), z kolei wyjscie cyfrowego sumatora (7) jest polaczone bezposrednio z jednym wejsciem multipleksera (9), a poprzez zespól negujacy (8) z drugim wejsciem multipleksera (9), którego wyjscie jest jednoczesnie wyjsciem ukladu, przy czym wyjscie sterujace multipleksera (9) jest polaczone z wyjsciem ukladu sterowania (6), którego dwa pozostale wyjscia sa polaczone z wejsciami sterujacymi bramki pierwszej (4) i drugiej (5), a wejscie ukladu sterowania (6) jest polaczone z wyjsciem sterujacym licznika binarnego (1).128 425 &-&+& / X / \ / / \ \ / / \ \ //9. / /7$£ Pracownia Poligraficzna UP PRL. Naklad 100 egz.Cena 100 zl PL