PL128148B1 - Digital frequency comparator - Google Patents

Description

Przedmiotem wynalazku jest cyfrowy komparator czestotliwosci przeznaczony do porówny¬ wania czestotliwosci dwóch sygnalów, zwlaszcza generowanych przez zródla o wysokiej sta¬ bilnosci czestotliwosci, z których jeden noza byc zmodulowany amplitudowo sygnalami roz¬ mownymi lub muzycznymi* Uklad znajduje zastosowanie do pomiaru odchylenia czestotliwosci lokalnych wzorców wzgledem czestotliwosci sygnalu odniesienia przesylanego kanalem tran¬ smisyjnym. Hoze on równiez byc wykorzystany do wytwarzania sygnalu sterujecago ukladem korekcji czestotliwosci nadajników radiofonicznych pracujacych w sieci stacji synchroni¬ zowanych krajowe czestotliwoscia wzorcowe.

Znany Jest, z opisu patentowego ZSRR nr 409 145, uklad do porównywania czestotliwosci dwóch przebiegów impulsowych, z których Jeden Jest utworzony z sygnalu o czestotliwosci odniesienia, a drugi - z sygnalu o czestotliwosci porównywanej* W torze sygnalu odnie¬ sienia znajduje sie osmiostanowy licznik binarny zlozony z trzech przerzutników bista- bilnych, z których kazdy zawiera jedno wejscie 1 dwa wyjscia: proste i zanegowane. Wejscie pierwszego przerzutnika jest wejsciem ukladu dla przebiegu impulsowego o czestotliwosci odniesienia. Przerzutniki poleczone sa ze soba szaregowo w ten sposób, ze wyjscie proste przerzutnika poprzedniego jest poleczone z wejsciem nastepnego* Drugi tor sygnalu o czestotliwosci porównywanej zawiera dwa czterowejsciowe elementy iloczynu logicznego* Cedno z wejsc kazdego z tych elementów Jest poleczone z wejsciem toru sygnalu o czestotliwosci porównywanej* drugie - z wyjsciem prostym pierwszego prze¬ rzutnika, trzecie - z wyjsciem zanegowanym drugiego przerzutnika, natomiast wejscie czwarte pierwszego elementu iloczynu logicznego jest poleczone z wyjsciem prostym, a drugiego elementu iloczynu logicznego - z wyjsciem zanegowanym przerzutnika trzeciego* Wyjscia tych elementów iloczynu logicznego stanowie wejscia bistabilnego przerzutni¬ ka R-S o dwóch wejsciach 1 dwóch wyjsciach, które se poleczone z pierwszymi wejsciami dwóch pieclowejsclowych elementów iloczynu logicznego* Drugie wejscia kazdego z elemen¬ tów iloczynu logicznego se poleczone z wyjsciami prostymi pierwszego przerzutnika, trze¬ cie wejscia - z wyjsciem prostym drugiego przerzutnika, czwarta z wyjsciem zanegowanym2 128 148 trzeciego przerzutnika, a pieta najscia aa dolaczona do wejscia toru sygnalu badanego, na która wprowadza 9ie przebieg impuleowy o czestotliwosci porównywanej* wyjscia pieciowejsciowych elementów Iloczynu logicznego aa polaczona z wejsciaal dru¬ giego bistabilnego przerzutnika R-S, którego wyjscia stanowia pierwsza wejscia dwóch dwu- wejsciowych elementów iloczynu logicznego* Drugie wejscia tych eleaentów se polaczona po* przez uklad opózniajacy z pierwszy*i wejsciaal drugiego pleciowejsclowego eleaentu ilo¬ czynu logicznego* W zaleznosci od znaku wyniku poniaru na wyjsciu Jednego lub drugiego dwuwejsclowego elementu iloczynu logicznego otrzysuje sie lapulay o czeatotliwosci rózni¬ cowej .

Dzialanie ukladu polega na wykryciu koincydencji czasowych odpowiednich stanów licz¬ nika toru czestotliwosci odniesienia z impulsami czestotliwosci porównywanej. Cztero* wejsciowe elenenty iloczynu logicznego wykrywaje koincydencje pierwszego i pietego stanu licznika, natomiast pieciowejsciowe elementy iloczynu logicznego - koincydencje trzecie¬ go stanu licznika* Jezeli czestotliwosc sygnalu porównywanego Jest wieksza od czestotli¬ wosci sygnalu odniesienia, wówczas wystapi sekwencja koincydencji pierwszego, trzeciego 1 pietego stanu licznika, natomiast jezeli jest anieJsza - to wystepl koincydencja pie¬ tego, trzeciego i pierwszego stanu licznika* Cyfrowy komparator czestotliwosci wedlug wynalazku ma dwa tory sygnalowa, z których kazdy zawiera uklad ksztaltowania impulsów oraz czterostanowy licznik binarny* Wejscie pierwszego toru jest przeznaczone do odbioru sygnalu odniesienia o czestotliwosci f , a wejscie drugiego toru - do odbioru sygnalu porównywanego o czestotliwosci f., przy czym kazde wejscie jest polaczone z wejsciem zliczajecym licznika binarnego poprzez uklad ksztaltowania impulsów* Kazdy licznik binarny zawiera dwa dodatkowa wejscia asynchroni¬ czne, z których wejscie ustawiajace oddzialywuje na stan wyjscia mniej zneczecego bitu, zas wejscie kasujece na stan wyjscia bardziej zneczecego bitu.

Komparator wedlug wynalazku zawiera równiez uklad logiczny o szesciu wejsciach i trzech wyjsciach oraz generator Impulsów kasujacych o trzech wejsciach i jednym wyj¬ sciu, które steruje wejscia kasujeca obydwu liczników binarnych* Trzy wejscia ukladu lo¬ gicznego se polaczone z licznikiem binarnym toru sygnalu odniesienia: jedno wejscie z wejsciem zliczajacym, drugie - z wyjsciem mniej znaczecago bitu oraz trzecie z wyjsciem bardziej znaczecego bitu. W analogiczny sposób se poleczone pozostale trzy wejscia ukladu logicznego z licznikiem binarnym toru sygnalu porównywanego.

Jedno wyjscie ukladu logicznego jest poleczone z wejsciem ustawiajecym licznika toru sygnalu odniesienia i stanowi wyjscia ukladu komparatora dla wyniku pomiaru,gdy czesto¬ tliwosc porównywana f. jest wieksza od czeatotliwosci odniesienia* Drugie wyjscia ukladu logicznego jest poleczone z wejsciem ustawiajecym licznika toru sygnalu odniesienia i stanowi wyjscie ukladu komparatora dla wyniku pomiaru,gdy czestotliwosc odniesienia f jest wieksza od czestotliwosci porównywanej f«,natomiast trzecie wyjscia ukladu logicz¬ nego staruje generatorem impulsów kasujacych* Korzystnym Jestfgdy uklad logiczny zawiera dwa cztarowejsciowe elementy logiczna "I", dwa dwuwejsciowe elementy logiczne "I-NIE", dwa dwuwejsciowe elementy logiczna "I" oraz jeden dwuwejsciowy element logiczny "WYLACZNIE LUB - NIE".

Zakres dzialania komparatora jest szeroki* Przekazuja on> jednoznaczne informacje o znaku róznicy czestotliwosci, pozwala na wykrycia malych róznic czestotliwosci pod wa¬ runkiem przeprowadzania porównania dla duzej liczby okresów sygnalu porównywanego, zape¬ wniajac wysoke dokladnosc pomiaru stale w calym zakresie pomiarowym. Moze byc on równiez wykorzystany jako detektor bledu w ukladzie starowania i korekcji czestotliwosci* Przedmiot wynalazku zostanie blizej objasniony na przykladzie wykonania przedstawio¬ nym na rysunku, na którym fig* 1 jest schematem blokowym ukladu komparatora wykorzysty¬ wanego jako detektor bledu, fig* 2 - schemat ideowy ukladu logicznego komparatora, fig. 3 - ukladem blokowym komparatora do pomiaru odchylania czestotliwosci sygnalu porównywanego128 146 3 z sygnalem krajowej czestotliwosci wzorcowej 227 kHz, emitowanym przez radiostacje cen¬ tralne, a fig. 4 przedstawia wykres w funkcji czasu przebiegów Impulsowych na poszczegól¬ nych wejsciach 1 wyjsciach ukladu logicznego komparatora, ulatwiajacy zrozumienie zasady dzialania urzadzenie* Na wejscie f ukladu komparatora wedlug fig. 3 zostaje wprowadzony sygnal krajowej czestotliwosci wzorcowej 227 kHz, na drugie wejscie f tego ukladu sygnal o czestotli¬ wosci podlegajecaj porównaniu 100 kHz* Sygnal o czestotliwosci wzorcowej zostaje w ukla¬ dzie odbiorczym O poprzez weskopasmowy wzmacniacz wprowadzony na wejscie modulatora, gdzie podlega zmodulowaniu sygnalem o czestotliwosci 200 kHz, uzyskanym przsz powielenie czestotliwosci sygnalu porównywanego* Otrzymany na wyjsciu sygnal o czestotliwosci rózni¬ cowej 27 kHz po odfiltrowaniu i wzmocnieniu wprowadza sie do wejscia drugiego modulatora, gdzie ulega zmodulowaniu aygnala ej o czestotliwosci 25 kHz otrzymanym z podzialu czesto¬ tliwosci sygnalu porównywanego* Sygnal o czestotliwosci róznicowej 2 kHz zostajs wzmocniony 1 ograniczony amplitudo¬ wo, a nastepnie wprowadza sie go do wejscia 500-krotnego powielacza czestotliwosci, w którym ulega powielaniu do czestotliwosci 1 MHz, Równiez do czestotliwosci 1 fttz zo¬ staje powielony sygnal o czestotliwosci podlegajacej porównaniu.

Zastosowanie podwójnej przemiany oraz powielenie czestotliwosci sygnalów umozliwia znaczne rozszerzenie rozdzielnosci ukladu równowazne powieleniu czestotliwosci sygnalu wzorcowego i porównywanego do czestotliwosci porównania 113,5 MHz.

Z wyjscia odbiornika obydwa sygnaly se wprowadzane poprzez uklady ksztaltowania Im¬ pulsów K. i K2 do wejsc zliczajecych binarnych liczników czterostanowych LI i L2. Stany wyjsc tych liczników sa przekazywane na wejscia ukladu logicznego U, Równiez na odpowie¬ dnie wejscia ukladu logicznego U sa wprowadzone przebiegi Impulsowe o czestotliwosciach sygnalów: odniesienia i porównywanego.

Uklad logiczny U wytwarza impulsy dopelniajece sklerowene odpowiednio na wyjscie tego toru, w którym czestotliwosc przebiegu impulsowego jest mniejsza. Liczba impulsów na wyj¬ sciu ukladu logicznego U odpowiada róznicy czestotliwosci porównywanych przebiegów impul¬ sowych. Równoczesnie jedno wyjscie ukladu logicznego U steruje wejsciem generatora impul¬ sów kasujecych G, którego stan wyjscia oddzialywuje na wejscia kasujece obydwóch liczni¬ ków binarnych LI 1 L2# Pierwsze wejscie 1 ukladu logicznego U stanowi jedno z wejsc dwuwejsolowego elementu logicznego "I - NIEwu_, którego drugie wejscie jest poleczone z wyjsciem pierwszego czterowejsciowego elementu logicznego "I" u ? Pierwsze wejscie drugiego czterowejsciowego elementu logicznego "I" u. oraz polaczona z nim jedno z wejsc dwuwejsclowego elementu logicznego "WYLACZNIE LUB - NIE" u_ stenowie, drugie wejscie 2 ukladu logicznego U, która ponadto poprzez element logiczny "NIE" uc jeet poleczone z pierwszym wejsciem pierwszego czterowejsciowego elementu logicznego "I" u1# Jedno z wejsc dwuwejsciowego elementu logicznego "I" uQ oraz poleczone z nimi drugie wejscia obu czterowajsciowych elementów logicznych "I - NIE" u , U se trzecia wejsciem 3 ukladu logicznego U, zas drugie wejscie tego dwuwejsciowego elementu logicznego "I" wraz z poleczonymi z nim trzecimi wejsciami obu czterowajsciowych elementów logicznych "I * NIE" U1, U. stanowie czwarte wejscie 5 ukladu logicznego U.

Opugie wejscie dwuwejsciowego elementu logicznego "WYLACZNIE LUB - NIE" u7 jest pie- tym wejsciem 6 ukladu logicznego U. Wejscie to jest poleczone bezposrsdnlo z czwartym wejsciem pierwszego czterowejsciowego elementu logicznego "I - NIE" u , a poprzez element logiczny "NIE" U z czwartym wejsciem drugiego czterowejsciowego elementu "I - NIE" uo.

Szóete wejscie 7 ukladu logicznego stanowi jedno z wejsc drugiego dwuwejsciowego ele¬ mentu logicznego "I - NIE" u » którego drugie wejscie jest poleczone z wyjsciem drugiego4 128 148 czterowejsclowego elementu logicznego "I" u ,zas wyjscia togo dwuwejsciowego elementu lo¬ gicznego *I - NIE" jest pierwszy* wyjscien 8 ukladu logicznego U.

Wyjscie pierwszego dwuwejsciowego elementu logicznego "I * NIE" y stenowi drugie wyjscie 9 ukledu logicznego U« Trzecie wyjscie 4 ukladu logicznego U jest wyjscie* drugiego elementu logicznego "I" u • którego jedno wejscie jest polaczone z wyjsciem dwuwejsciowego elementu logicz¬ nego "WYLACZNIE LUB-NIE" u , zes drugie wejscie jeet poleczone z wyjsciea pierwszego dwu- wejsciowego elementu logicznego "I" U8* Impulsy dopelniejece z wyjsc ukladu logicznego U se skierowane ne wejscie brsmkl czasowej B, sterowanej, poprzez dodetkowe wejscie, przebiegiem impulsowym wytwarzanym przez uklad sterujacy S. Uklad sterujacy S narzuca ryte poelarowy komparatora, w którym czae trwanie impulsów sterujacych wyznacza dlugosc cykli pomiarowych komparatora, nato¬ miast okras repetycji tych impulsów- przerwy miedzy poszczególnymi pomiarami. W omówio¬ nym przykladzie wykonania czas trwania pojedynczego impulsu, regulowany w sposób dyskre¬ tny, stanowi Jedne z czterech wertosci od 0,881 do 881 s i odpowiada rozdzielnosci ukledu pomiarowego od £ 1 . 10~8 do • 1 . 10"11.

Wyjscia bramki czasowsj 8 se polaczone z wejsciami licznika rewersyjnego L3 poprzez zwrotnice Z kierunkujace Impulsy na odpowiednie wejscie tego licznika L3, przy czym wyjscia licznika rewersyjnego L3 se polaczona poprzez dekoder D2 stanów zerowych tego licznika L3 z wejsciem sterujacym zwrotnicy Z. Zwrotnica Z posiada dodatkowe wyjscie po¬ leczone z wyswietlaczem znaków W2 wartosci liczbowych licznika rewersyjnego L3 dekodowa¬ nych przez dekoder 01 i wyswietlanych przez wyswietlacz wl.

Dzialanie zwrotnicy Z polega na tym, ze w kazdym z cykli pomiarowych pierwszy impuls zostaje skierowany na wejscie licznika rewersyjnego L3, zliczajacego impulsy w kierunku przyjetym Jako dodatni. Nastepns impulsy, którs pojawiaja sie z tsgo samego wyjscia ukla¬ du logicznego U se zliczane równiez w kierunku dodatnim* Jezeli natomiast w czasie otwar¬ cie bramki czasowej B pojawie sie impulsy z drugiego wyjscia ukladu logicznego U,wówczas zostaje one skierowane do drugiego wejscia licznika rewersyjnego L3 powodujec odejmowa¬ nia liczby zliczanych impulsów. Jezeli w czasie otwarcia bramki czasowej 8 licznik ro¬ wersyjny L3 dojdzie do stanu zerowego, dekoder stanu zerowego D2 spowoduje przestawlsnie ukledu zwrotnicy Z w taki sposób, ze nastepna impulsy z drugiego wyjscia ukladu logicz¬ nego U bede liczone Jako impulsy tego samego znaku, natomiast nastepi zmiana wyswietla¬ nego znaku.

Fig, 4 przedstawia przsblsgi Impulsowe wystepujace na poszczególnych wejsciach i wyj¬ sciach ukladu logicznego U, wykres zostal sporzedzony dla przypadku,gdy czestotliwosc sygnalu odniesienia jest wieksza od czestotliwosci sygnalu porównywanego, przy stosunku czestotliwosci f : f1 ¦ 11 : 10, a zalana startów liczników binarnych jest spowodowana zboczem tylnym impulsu. Pionowa linia wyznacza rzedne osi czasu t~ odpowiada momentowi czasowemu, w którym stany logiczna na wyjsciach obydwóch liczników Li i L2 oraz wszy¬ stkich wejsciach i wyjsciach ukladu logicznego U z wyjetklem wyjscia 8 odpowiadaje war¬ tosci logicznej "O".

Na wejsciu 1 ukladu logicznego U pojawia sie pierwszy Impuls przebiegu odniesienie, który spowoduJs zmisne stanu logicznego wejscia 2 na "1". Pojawienie sie ne wejsciu 7 pierwszego Impulsu przebiegu porównywanego, opóznionego w czesie w stosunku do impulsu przebiegu odniesienia, zmieni wartosc logiczne wejscie 6 na "I". Zbocze tylne drugiego impulsu ne wejsciu 1 ustali wartosc logiczne "0" wejscie 2, co spowoduje zmiane stanu logicznego 3 ne "O".

Pojawienie sie na wejsciu 7 drugiego impulsu przebiegu porównywanego zmieni stan wejscia 6 na "O" 1 wejscie 5 ne "1", wyjscia licznika binarnego LI przyjme wartosc logi¬ czne Q1 ¦ 0, Q_ - l,a wyjscia licznika binarnego L2 - wertosci logiczne Q2 - 0, Q. ¦ 1.

Spowoduje to zmiane stanu logicznego wyjscia 4 ukledu logicznego U na "1". Ponlewez128 148 5 wyjscie to staruja wejsciem 2 generatora lapulsów kasujacych 6# na wyjsciu tago generato¬ ra uatall ele wartosc logiczna "0"fc© spowoduja ustalania sie wartosci logicznych wyjsc q ¦ 0, Q~ « O 1 pojawiania ale wartosci logicznej "O" na wyjsciu 4. Powyzszy stan odpo¬ wiada sonantowi czasowswu t2. Opisana powyzej zalany wartosci logicznych powtórze ele po Impulsie czwartys) 1 szósty* przsblsgu porównywanego* Zbocza tylna dziewiatego lapulsu przebiegów odniesienie ustala na wejsciu 2 wartosc logiczna "1" przy wartosci logicznej "1" na wejsciu 3. Zbocze tylna ósasgo lapulsu prze¬ biegu porównywanego zalania stan logiczny na wejsciu 6 na "O* oraz na wejsciu 5 na "1", Stany wyjsc obydwóch liczników binarnych LI 1 L2 przybieraj* wartosci logiczna Q^ * 1, Q2 • 1# Q, ¦ 1» Q* » lfco spowoduje zalane etanu wyjscia czterowejsclowego eleaantu lo¬ gicznego "I" U2 ukladu logicznego U na T.

Zbocze przednie dziesiatego lapulsu przebiegu odniesienia zmieni wartosc logiczne wyjscia 8 na "O" i wejscia 6 na "1". Wartosc logiczna "O" wejscia 8 trwa przez krótki aoaant czasowy, poniewaz zalana stanu wsjscia 6 powoduje zalane wartosci logicznej wyj¬ scia czterowejsclowego eleaentu logicznego U-t co z kolei spowoduje, zs stsn wyjscia 8 osiaga wartosc logiczna "1".

Iapuls z wyjscls 8 ukladu logicznego U zostsjs przekazany na wyjscia WY2 ukladu koa- paratora Jako wynik porównania czestotliwosci przebiegów: odniesisnia i porównywanego, Stany wyjsc Q^e Q2# Q , Q4 liczników binarnych LI i L2 odpowiadaja wartosci logicz¬ nej "l"v Zalenl sie stan logiczny wyjscia 4 na "l"f co spowoduje, ze generetor impulsów kasujecych G poprzez wsjscia C1 1 C2 liczników LI 1 L2 ustali wartosc logiczne wyjsc Q, « 0 oraz Q4 ¦ O.

Zbocza tylns dziesiatego lapulsu przebiegu odniesienia ustala wartosc logiczne "O" na wejsciu 2 oraz "1" na wejsciu 3, a zbocze tylne dziewletego lapulsu przebiegu porówny¬ wanego w aoaencle czasowya t.. ustala wartosc logiczne "O" wsjscis 6 oraz "1" wejscia 5, Stany logiczna wsjsc i wyjsc ukladu logicznsgo U przedstawiona na wykresach fig. 3 w aoaencle czasowya t_ odpowiadaj a stanoa logicznym,jakie przybieraj a ta wejscia 1 wyj¬ scia w aoaencle czasowya t2« Zsstrzszsnla patentowe 1« Cyfrowy koaparator czestotliwosci o dwóch równoleglych torach sygnalowych, z któ¬ rych wsjscia pierwszego toru jest przsznaczons do odbioru sygnalu odniaeienla o czesto¬ tliwosci fQt a wejscia drugiego toru - do odbioru sygnalu porównywanego o czestotliwosci f«9 przy czya kazda wejscie jest poleczons poprzez uklad ksztaltowania iapulsów z wej- scisa zliczsjecya blnsrnsgo licznika czteroatanowsgo, który zawlsra dwe dodatkowe wejscie asynchroniczns: ustawlsjecs i kasujace, gdzie wejscie ustawiajace oddzielywuje na stan wyjscia aniej znaczacego bitu, a wejscie kesujece oddzielywuje na stan wyjscia bardziej znaczfcego bitu, który to koaparetor czeatotllwoscl zawiera uklad logiczny o szesciu wejsciach 1 trzech wyjsciach oraz generator iapulsów kasujecych o wyjsciu eterujecya wejscia kesujece liczników binarnych , znaaienny t y a, za trzy wejscia ukladu logicznego /U/ ae polaczone z licznikiem /Li/ czeatotllwoscl f sygnalu odnieeienie w tan sposób, za pierwsze wejscie /!/ jest poleczons z wsjsclsa /Tj/ zliczejecya tego licznika /LI/, drugie wejscie /2/ jest poleczons z wyjscisn /Q±/ mniej znaczecago bitu tago licznika /LI/, trzecie wejscie /3/ jest poleczons z wyjsciem /Q3/ bardziej znacze¬ cago bitu tago licznika /Li/, a pozostale wejscia ukladu logicznego /U/ se poleczons z licznikiem /L2/ czestotliwosci f^ sygnalu porównywanego w ten sposób, zs czwarte wej¬ scie /5/ jest polaczona z wyjsciem /QA/ bardziej znaczecago bitu tego licznika /L2/r pieta wejscie /6/ jeet poleczone z wyjsciem /Q2/ mniej znaczecago bitu tego licznika /L2/,6 128 148 a szóste wejscie /7/ Jest polaczone z wejsciem zliczajacy* /Tg/ tego licznika /L2/f nato¬ miast jedno wyjscie /8/ ukladu logicznego /U/ jest polaczone z wejsciem ustawiajecya /P^/ licznika A2/ czestotliwosci f- eygnalu porównywanego i stanowi wyjscie /WY2/ ukladu kom- paratora dla wyniku pomiaru, gdy czestotliwosc porównywana f1 jest anieJsza od czestotli¬ wosci odniesienie fQt drugie wyjscie /9/ ukladu logicznego /U/ jest poleczone z wejscien ustawiajacy* /p«/ licznika /LI/ czestotliwosci f sygnalu odniesienia i stanowi wyjscie /WY1/ ukladu komparatora dla wyniku pomiaru, gdy czestotliwosc porównywana f* jest wie¬ ksza od czestotliwosci odniesienia f , zas trzecie wyjscie /4/ ukladu logicznego /U/ jest poleczone z jednyir wejsclea /Z/ genaratore /G/ impulsów kasujecych, którsgo drugie wej¬ scie /l/ jest poleczone z wyjscie* /Q4/ bardziej znaczecego bitu licznika /L2/ czestotli¬ wosci porównywanej f-, a trzecie wejscie /3/ tego generatora /G/ jest poleczone z wyj- scien /Q3/ bardziej znaczacego bitu licznika /LI/ czestotliwosci odniesienia fQ. 2. Cyfrowy komparator czeetotliwosci wedlug zastrz. 1, znamienny tym, ze uklad logiczny /U/ zawiera dwa czterowejsciowe elenenty logiczne "I" /U., Ug/, dwa dwuwejsciowe elementy logiczne "I - NIE* /U-f U./, dwa elementy logiczne "NIE" /U&# Ug/, jeden dwuwejsciowy element logiczny "WYLACZNIE LUB - NIE" /U?/ oraz dwa dwuwejsciowe ele¬ menty logiczne "I* /UQ, U^/, przy czym drugie wejscie /2/ ukledu logicznego /U/ jest po¬ leczone bezposrednio z Jednym wejsciem dwuwejsciowego elementu logicznego "WYLACZNIE LUB - NIE" /U7/ oraz z pierwszym wejsciem drugiego czterowejsclowego elementu logicznego "I" AU/# a poprzez element logiczny "NIE" /Ug/ z pierwszym wejsciem pierwszego czterowej¬ sclowego elementu logicznego "I" /U./, trzecie wejscie /3/ ukladu logicznego /U/ jest poleczone bezposrednio z drugimi wejsciami czteroweJsclowych elementów logicznych "I" /U., UV oraz z jednym wejsciem dwuwejsclowego elementu logicznego "I" /Ug/t którego drugie wejscie wraz z trzecimi wejsciami czterowejsclowych elementów logicznych "I" /ui' U2^ 3a8t dolaczone do czwartego wejscia /5/ ukladu logicznego /U/, zas piete wejscie /6/ ukladu logicznego /U/ jest poleczone bezposrednio z drugim wejsciem elementu logicz¬ nego "WYLACZNIE LUB - NIE" /7/ oraz z czwartym wejsciem pierwszego czterowejsclowego ele¬ mentu logicznego "I" /U./, e poprzez element logiczny "NIE" /UW z czwartym wejsciem dru¬ giego czterowejsclowego elementu logicznego "I" /UgA którego wyjscie jest poleczona z pierwszym wejsciem dwuwejsciowego elementu "I - NIE" /U,/, drugie wejscie tego elementu "I - NIE" /U4/ Jest szóstym /7/ wejsciem ukladu logicznego /U/, przy czym wyjscie tego dwuwajsciowego elementu "I - NIE" /UA/ Jest pierwszym wyjsciem /8/ ukladu logicznego /U/, natomiast wyjscie pierwszego czterowejsclowego elementu logicznego "I" /U,/ jest pole¬ czone z pierwszym wejsclea drugiego elementu logicznego "I - NIE" /U-/, którego drugie wejscie jest pierwszym wejsciem /l/ ukledu logicznego /U/, a wyjscie tego drugiego ele¬ mentu "I - NIE" jest drugim /9/ wyjsciem ukladu logicznego /U/, natomiast wyjscie pier¬ wszego dwuwajsciowego elementu "I" /Ug/ jest poleczone z jednym wejsciem, a wyjscie dwu¬ wajsciowego elementu "WYLACZNIE LUB - NIE" z drugim wejsciem drugiego dwuwajsciowego elementu logicznego "I" /Ug/, którego wyjscie Jest trzecia wyjsciem /4/ ukladu logicz¬ nego /U/.128 148 HEI h Kf * mi * KZ L j —y 1 . r Pt C, T> u a l 1 2 3 t ' U 4 8 7 6 5 1 Ej at a4 h u 4 0 1 1 f i | WYf fi-f*>o 3 Z 0 $ f mi 1 f»ft>o f/f.r fi**128 148 Fie. 3 elementu \ Wyjscie Fig 4 Pracowni*Poligraficzna UP PRL.Naklad 100 cgz.

Cena 100 zl